同步或時鐘SR觸發器

在數位電子學中，觸發器是許多電子電路中使用的最基本的儲存單元，用於儲存1位資訊。觸發器基本上是一個具有兩個穩定狀態的雙穩態多諧振盪器。

觸發器由邏輯閘的互連構成。然而，邏輯閘本身沒有儲存能力，但當幾個邏輯閘以特定方式排列時，它們可以儲存資訊。此外，觸發器是時序邏輯電路的最基本構建塊。圖1顯示了典型觸發器的框圖。

觸發器具有一到多個輸入和兩個輸出，通常用Q和Q'表示，以及一個時鐘輸入。時鐘輸入用於觸發觸發器，使其能夠改變其輸出的狀態。

有幾種型別的觸發器，例如SR觸發器、JK觸發器、D觸發器和T觸發器。每種型別的觸發器都具有其獨特的屬性和特性，適用於特定用途。

同步和非同步觸發器

其邏輯電路由時鐘訊號時鐘/觸發器控制的觸發器稱為同步觸發器。因此，即使其輸入多次變化，同步觸發器的輸出狀態在沒有時鐘訊號的情況下也不會改變。

另一方面，非同步觸發器是沒有時鐘訊號的觸發器，因此其輸出在施加輸入時會立即改變。

現在，讓我們詳細討論時鐘或同步S-R觸發器。

具有兩個輸入S（置位）和R（復位）的觸發器型別稱為SR觸發器。如果觸發器的S和R輸入在存在時鐘脈衝時（即從低到高或從高到低）控制其輸出，則稱其為時鐘SR觸發器。由於時鐘訊號同步了SR觸發器的操作，因此時鐘SR觸發器也稱為同步SR觸發器。圖2顯示了時鐘或同步SR觸發器的框圖。

時鐘或同步SR觸發器的邏輯電路圖如下面的圖3所示。

可以看出，該電路由四個與非門組成。時鐘訊號連線到與非門C和D，輸入S和R也應用於與非門C和D。與非門A和B交叉耦合以形成觸發器的儲存電路。

時鐘SR觸發器的電路操作如下所述：

當未施加時鐘訊號時，SR觸發器電路保持非活動狀態，觸發器的輸出不會發生變化。
當施加時鐘訊號時，觸發器電路變為活動狀態並按如下所述工作：
- 當S = 0且R = 0時，與非門C和D的輸出為S' = 1且R' = 1。因此，與非門A和B的輸出保持不變。這稱為SR觸發器的保持狀態。
- 當S = 0且R = 1時，與非門C和D的輸出為S' = 1且R' = 0，與非門A的輸出為0，與非門B的輸出為1。這稱為SR觸發器的復位狀態。
- 當S = 1且R = 0時，與非門C和D的輸出為S' = 0且R' = 1，與非門A的輸出為1，與非門B的輸出為0。這稱為SR觸發器的置位狀態。
- 當S = 1且R = 1時，與非門C和D的輸出為S' = 0且R' = 0，與非門A和B的輸出都試圖變為1，這是不可能的。這稱為SR觸發器的禁止狀態。

我們還可以用真值表的形式表示時鐘SR觸發器的操作，如下所示。這裡，S和R指定輸入，Q_n指定輸出的當前狀態，Q_n+1指定輸入變化和施加時鐘脈衝後輸出的狀態。

從時鐘SR觸發器的這個真值表中，我們可以直接寫出其輸出Qn+1的布林表示式如下：

因此，SR觸發器的特性方程為：

$$\mathrm{Q_{n+1}\:=\:S\:+\:R'Q_{n}}$$

帶時鐘的SR觸發器應用於以下場合：

帶時鐘的SR觸發器是一種時序邏輯電路，在數字系統中用作1位儲存器。它有兩個輸入端S（置位）和R（復位）。當R為高電平時，SR觸發器處於復位狀態；當S為高電平時，SR觸發器處於置位狀態；當S和R都為高電平時，SR觸發器處於禁止或無效狀態；當S和R都為低電平時，SR觸發器處於不變或保持狀態。

列印頁面