
- 數位電子技術教程
- 數位電子技術 - 首頁
- 數位電子技術基礎
- 數字系統型別
- 訊號型別
- 邏輯電平與脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數的表示
- 二進位制算術
- 有符號二進位制算術
- 八進位制算術
- 十六進位制算術
- 補碼算術
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 編碼轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門的比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 標準或與式轉標準或與式
- 化簡技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克拉斯基法
- 最小項和最大項
- 標準式和規範式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 使用4:1多路選擇器實現2變數函式
- 使用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器的比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘三碼轉換器
- 餘三碼轉BCD轉換器
- 加法器
- 半加法器
- 全加法器
- 序列加法器
- 並行加法器
- 使用半加法器實現全加法器
- 半加法器與全加法器的比較
- 用與非門實現全加法器
- 用與非門實現半加法器
- 二進位制加減法器
- 減法器
- 半減法器
- 全減法器
- 並行減法器
- 使用兩個半減法器實現全減法器
- 用與非門實現半減法器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器的比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- 模數轉換器和數模轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非門/或非門
- 用與非門實現全減法器
- 使用2:1多路選擇器實現與門
- 使用2:1多路選擇器實現或門
- 使用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數位電子技術系列
- 數位電子技術系列
- CPU架構
- CPU架構
- 數位電子技術資源
- 數位電子技術 - 快速指南
- 數位電子技術 - 資源
- 數位電子技術 - 討論
數位電子技術中的全減法器
什麼是全減法器?
**全減法器**是一個組合電路,具有三個輸入A、B、bin和兩個輸出d和b。其中,A是被減數,B是減數,bin是前一級的借位,d是差輸出,b是借位輸出。
眾所周知,半減法器只能用於二進位制數的最低有效位(LSB)的減法。如果在兩個二進位制數的LSB相減時產生借位,則會影響下一級的減法。因此,帶借位的減法由全減法器執行。
全減法器的框圖和電路圖如圖1所示。(此處應插入圖1)

因此,我們可以使用兩個異或門、兩個非門、兩個與門和一個或門來實現全減法器。
全減法器的操作
現在,讓我們瞭解全減法器的操作。全減法器根據二進位制減法的規則執行其運算以找到兩個二進位制數的差,這些規則如下:
在全減法器的情況下,輸出變數(差和借位)的1和0由A – B – bin的減法決定。
從全減法器的邏輯電路圖可以看出,差位(d)是由兩個輸入A、B和bin的異或運算得到的,輸出借位(b)是由變數A、B和bin的非、與和或運算得到的。
全減法器的真值表
真值表是給出邏輯電路輸入和輸出之間關係的表。以下是全減法器的真值表:
輸入 | 輸出 | |||
---|---|---|---|---|
A | B | Bin | D(差) | B(借位) |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
全減法器的卡諾圖
我們可以使用卡諾圖(或卡諾圖),一種簡化布林代數的方法,來確定差位(d)和輸出借位(b)的方程。
半減法器的卡諾圖化簡如圖2所示。(此處應插入圖2)

全減法器的特性方程
全減法器的特性方程,即差值(d)和借位輸出(b)的方程,是透過遵循二進位制減法規則獲得的。這些方程如下所示:
全減法器的差值(d)是A、B和bin的異或。因此,
$$\mathrm{差值, \: d \: = \: A \oplus B \oplus b_{in} \: = \: A'B'b_{in} \: + \: AB'b'_{in} \: + \: A'Bb'_{in} \: + \: ABb_{in}}$$
全減法器的借位(b)由下式給出:
**從邏輯電路圖和卡諾圖**:
$$\mathrm{借位, \: b \: = \: A'B \: + \: \left ( A \oplus B \right ) \: 'b_{in}}$$
從真值表:
$$\mathrm{借位, \: b \: = \: A'B'b_{in} \: + \: A'Bb'_{in} \: + \: A'Bb_{in} \: + \: ABb_{in}}$$
或者
$$\mathrm{借位, \: b \: = \: A'B \left ( b_{in} \: + \: b'_{in} \right ) \: + \: \left (AB \: + \: A'B' \right )b_{in} \: = \: A'B \: + \: \left (A \oplus B \right )'b_{in}}$$
全減法器的應用
以下是全減法器的一些重要應用:
- 全減法器用於計算機CPU的算術邏輯單元(ALU)。
- 全減法器廣泛用於電子計算器和許多其他數字裝置中執行減法等算術運算。
- 全減法器用於不同的微控制器進行算術減法。
- 它們用於計時器和程式計數器 (PC)。
- 全減法器也用於處理器計算地址、表格等。
- 全減法器也用於數字訊號處理 (DSP) 和基於網路的系統。
結論
從以上討論中,我們可以得出結論,全減法器是一個組合邏輯電路,可以計算三個二進位制位的差值。在全減法器中,前一級的借位(如果有)也用於下一級的減法運算。因此,全減法器用於執行具有任意位數的二進位制數的減法。