可程式設計邏輯陣列 (PLA)

上一頁
下一頁

本章將討論可程式設計邏輯陣列 (PLA)，其框圖和應用。可程式設計邏輯陣列 (PLA) 是一種可程式設計邏輯器件 (PLD)。歷史上，PLA 是第一種 PLD 器件。它包含一個與門和或門的陣列/矩陣，其配置根據應用需求進行。

在 PLA 中，一組熔絲連結用於建立或去除文字在與運算中的接觸或乘積項在或運算中的接觸。因此，PLA 是一種允許同時程式設計與矩陣和或矩陣的 PLD。

在數位電子學中，PLA 用於設計和實現各種複雜的組合電路。但是，一些 PLA 也具有儲存元件，因此它們也可用於實現時序電路。

PLA 的框圖

可程式設計邏輯陣列 (PLA) 是一種固定架構的可程式設計邏輯器件 (PLD)，它由可程式設計的與門和或門組成。PLA 包含一個可程式設計的與陣列，其後是一個可程式設計的或陣列。

PLA 的框圖如下所示：

Block Diagram of PLA

它由以下主要元件組成：

輸入緩衝器

PLA 中使用輸入緩衝器是為了避免驅動輸入的源的負載效應。

與陣列/矩陣

PLA 中的與陣列/矩陣用於生成乘積項。

或陣列/矩陣

在 PLA 中，或陣列/矩陣用於生成所需的輸出。這是透過對乘積項進行或運算來產生和項來實現的。

反相/非反相矩陣

它是 PLA 中使用的緩衝器，用於將輸出設定為高電平有效或低電平有效。

輸出緩衝器

此緩衝器用於輸出端。它主要用於提高可程式設計邏輯陣列 (PLA) 的驅動能力。

使用 PLA 的組合邏輯設計

在數位電子領域，PLA 被廣泛用於設計組合邏輯電路。使用 PLA 設計組合電路的最大優勢在於 PLA 具有可程式設計的與陣列和或陣列，允許實現自定義的所需邏輯函式。

下面解釋了使用 PLA設計組合邏輯電路的分步過程：

步驟 1 - 建立一個 PLA 程式表，顯示輸入、乘積項和輸出。

步驟 2 - 設計可以生成所需乘積項的與矩陣。

步驟 3 - 設計可以生成所需輸出的或矩陣。

步驟 4 - 設計反相/非反相矩陣以設定低電平有效或高電平有效的輸出。

步驟 5 - 最後，利用 PLA 程式表對 PLA 進行程式設計。

讓我們透過一個例子來理解這個使用 PLA 進行組合電路設計的過程。

示例

使用可程式設計邏輯陣列 (PLA) 設計一個全加器電路。

解決方案

全加器由三個輸入和兩個輸出組成。由於它有 3 個輸入，因此共有 8 個乘積項，這些乘積項在下面的全加器真值表中給出：

輸入 輸出
A B Cin S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

從這個真值表中，輸出和 (S) 和輸出進位 (Cout) 由下式給出：

$$\mathrm{S \: = \: \sum \: m(1,2,4,7)}$$

$$\mathrm{C_{out} \: = \: \sum \: m(3,5,6,7)}$$

因此，它們的布林表示式將是：

Combinational Logic Design using PLA

$$\mathrm{S \: = \: \overline{A} \: B \: \overline{C_{in}} \: + \: \overline{A} \: \overline{B} \: C_{in} \: + \: A \: \overline{B} \: \overline{C_{in}} \: + \: A \: B \: C_{in}}$$

$$\mathrm{C_{out} \: = \: A \: B \: + \: B \: C_{in} \: + \: A \: C_{in}}$$

從這兩個布林表示式中，我們可以看到有七個乘積項和兩個和項。該全加器電路的 PLA 程式表如下所示：

序號 乘積項 輸入 輸出
A B Cin S Cout
1 $\mathrm{\overline{A} \: B \: \overline{C_{in}}}$ 0 1 0 1 -
2 $\mathrm{\overline{A} \: \overline{B} \: C_{in}}$ 0 0 1 1 -
3 $\mathrm{A \: \overline{B} \: \overline{C_{in}}}$ 1 0 0 1 -
4 $\mathrm{A \: B \: C_{in}}$ 1 1 1 1 -
5 $\mathrm{A \: B }$ 1 1 - - 1
6 $\mathrm{B \: C_{in}}$ - 1 1 - 1
7 $\mathrm{A \: C_{in}}$ 1 - 1 - 1
T T

在這個 PLA 程式表中，“1”代表連線，“-”代表輸出中不存在乘積項。“T”代表真，它代表高電平有效輸出。

全加器的 PLA 電路圖如下所示。

PLA Circuit Diagram

此示例說明了使用 PLA 實現組合邏輯電路的完整分步過程。

PLA 的優點

以下是可程式設計邏輯陣列 (PLA) 的一些關鍵優勢，使其在數位電子領域不可或缺：

  • PLA 在設計和實現各種數字邏輯運算方面提供了靈活性。PLA 可用於實現滿足不同應用需求的自定義邏輯函式。
  • PLA 還最大限度地減少了設計和開發新數位電路或系統所需的時間。
  • PLA 提供了一種更經濟的方式來實現高度複雜的數字邏輯函式。PLA 消除了實現邏輯函式需要分立元件的需求，因此它們提高了空間效率。
  • 由於 PLA 是可程式設計的，因此可以在不重新制造整個電路的情況下修改其設計。

PLA 的缺點

然而，PLA 提供瞭如上所述的幾個優點。但它們也有一些缺點，如下所示：

  • 對於大量的輸入和輸出，PLA 的設計和實現非常複雜。作為一種固定架構的器件，PLA 在速度和處理能力方面的效能有限。
  • PLA 通常針對特定應用進行最佳化，因為它具有固定數量的與門和或門。此約束限制了設計人員使用相同的 PLA 實現高度複雜的邏輯功能。
  • 程式設計 PLA 是一個耗時且複雜的過程。

PLA 的應用

可程式設計邏輯陣列 (PLA) 廣泛應用於不同領域的各種應用中。以下是 PLA 的一些常見應用：

  • PLA 用於數字訊號處理領域，以實現各種邏輯功能，例如濾波、卷積、傅立葉變換等。
  • 在控制系統中，PLA 用於實現各種元件的控制邏輯功能，例如反饋、PID 控制器、狀態機等。
  • PLA 用於執行不同型別的算術運算，例如加法、減法、乘法和除法。
  • PLA 也應用於資料壓縮和加密技術領域。PLA 用於數字通訊系統和網路裝置中，以實現協議處理、分組處理、錯誤檢測和糾正等演算法。
  • PLA 也用於不同的測量儀器，例如數字示波器、協議分析儀、邏輯分析儀等。

結論

PLA 只是一種數字邏輯器件，用於實現複雜的數字功能，無需使用離散元件，如與門、或門等。在本章中，我們解釋了可程式設計邏輯陣列 (PLA) 的基礎知識和應用。

列印頁面
上一頁
下一頁
廣告