
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制算術
- 帶符號二進位制算術
- 八進位制算術
- 十六進位制算術
- 補碼算術
- 進位制轉換
- 進位制轉換
- 二進位制到十進位制轉換
- 十進位制到二進位制轉換
- 二進位制到八進位制轉換
- 八進位制到二進位制轉換
- 八進位制到十進位制轉換
- 十進位制到八進位制轉換
- 十六進位制到二進位制轉換
- 二進位制到十六進位制轉換
- 十六進位制到十進位制轉換
- 十進位制到十六進位制轉換
- 八進位制到十六進位制轉換
- 十六進位制到八進位制轉換
- 二進位制碼
- 二進位制碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 使用二極體電阻邏輯的或門
- 與門與或門比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- SOP和POS形式
- POS到標準POS形式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項條件
- 奎因-麥克斯拉斯基法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計過程
- 多路選擇器通用門
- 使用4:1多路選擇器的2變數函式
- 使用8:1多路選擇器的3變數函式
- 多路分配器
- 多路選擇器與多路分配器比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制到十進位制轉換器
- 十進位制到BCD轉換器
- BCD到十進位制轉換器
- 二進位制到格雷碼轉換器
- 格雷碼到二進位制轉換器
- BCD到餘三碼轉換器
- 餘三碼到BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 使用半加器實現全加器
- 半加器與全加器比較
- 使用與非門的全加器
- 使用與非門的半加器
- 二進位制加法器-減法器
- 減法器
- 半減法器
- 全減法器
- 並行減法器
- 使用2個半減法器實現全減法器
- 使用與非門的半減法器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK到T觸發器
- SR到JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非門/或非門
- 使用與非門實現全減法器
- 使用2:1多路選擇器實現與門
- 使用2:1多路選擇器實現或門
- 使用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
使用兩個半減法器實現全減法器
減法器是一種組合邏輯電路,可以執行兩個數字(或二進位制數)的減法併產生它們之間的差值。它是一個組合邏輯電路。因此,減法器的輸出僅取決於其當前輸入。
減法器主要有兩種型別:
- 半減法器
- 全減法器
閱讀本教程,瞭解如何使用半減法器實現全減法器。要實現全減法器,我們需要兩個半減法器。讓我們從半減法器和全減法器的簡要概述開始。
什麼是半減法器?
半減法器是一種組合邏輯電路,它有兩個輸入和兩個輸出,其中一個輸出是差位 (d),另一個是借位 (b)。半減法器產生兩個二進位制位之間的差值,並在需要時產生借位輸出。在減法 (A-B) 中,A 稱為被減數,B 稱為減數位。
半減法器的框圖和邏輯電路圖如圖 1 所示。

從半減法器的邏輯圖可以看出,半減法器可以使用一個異或門、一個非門和一個與門來實現。
半減法器的差位 (d) 由對兩個輸入 A 和 B 進行異或運算得到。因此,
$$\mathbf{差值,\: d \: = \: A \oplus B \: = \: A'B \: + \: AB'}$$
半減法器的借位 (b) 是 A'(A 的補碼)和 B 的與運算。因此,
$$\mathbf{借位, \: b \: = \: A'B}$$
什麼是全減法器?
全減法器也是一個組合邏輯電路,它有三個輸入 A、B、bin 和兩個輸出“d”和“b”。其中,“A”是被減數位,“B”是減數位,“bin”是前一階段產生的借位,“d”是輸出差位,“b”是輸出借位。
全減法器的框圖和電路圖如圖 2 所示。

從全減法器的邏輯圖可以看出,全減法器的實現需要兩個異或門、兩個非門、兩個與門和一個或門。
現在,讓我們討論一下使用兩個半減法器實現全減法器的方法。
使用兩個半減法器實現全減法器
全減法器可以使用兩個半減法器來實現。它將使用兩個半減法器和一個或門。使用兩個半減法器實現全減法器的邏輯電路圖如圖 3 所示。

第一個半減法器對輸入位 A 和 B 執行異或運算,並對 A' 和 B 執行與運算以產生中間借位。
第二個半減法器對第一個異或門的輸出和輸入借位 (bin) 執行異或運算,第二個半電路的與門給出等於 (A'B + AB')'.bin 的輸出。
第二個異或門的輸出是輸出差位 (d),輸出借位 (b) 透過對兩個與門的輸出進行或運算獲得。
這樣,我們可以透過級聯兩個半減法器來實現全減法器,如上圖所示。