使用半加器設計全加器

在資料處理中，運算元的加法是計算機、計算器等不同電子裝置執行的最基本運算之一。設計用於對兩個或多個數字（更具體地說，是二進位制數字）進行加法的電子電路稱為加法器。眾所周知，邏輯電路使用二進位制系統進行運算，因此加法器也稱為二進位制加法器。

加法器的型別

根據加法器電路可以相加的二進位制數字位數，加法器（或二進位制加法器）分為兩種型別：

在這裡，我們將討論使用半加器實現全加器的方法。但在那之前，讓我們先了解一下半加器和全加器的基礎知識。

半加器是一種組合邏輯電路，設計用於相加兩個二進位制數字。半加器提供輸出以及進位（如果有）。半加器電路可以透過連線一個異或門和一個與門來設計。它有兩個輸入端和兩個輸出端，分別用於和 (S) 和進位 (C)。半加器的框圖和電路圖如圖 1 所示。

在半加器中，異或門的輸出是兩位的和，與門的輸出是進位位。但是，在半加器電路中，一次加法中獲得的進位不會轉發到下一次加法。

半加器的輸出方程為：

$$\mathrm{Sum, \: S \: = \: A \: \oplus \: B}$$

$$\mathrm{Carry, \: C \: = \: A \: \cdot \ B}$$

全加器也是一種組合邏輯電路，可以相加兩個二進位制數字（位）和一個進位位，併產生一個和位和一個進位位作為輸出。

換句話說，一種組合電路，設計用於相加三個二進位制數字併產生兩個輸出（和和進位）的電路稱為全加器。因此，全加器電路相加三個二進位制數字，其中兩個是輸入，一個是從前一次加法中轉發的進位。全加器的框圖和電路圖如圖 2 所示。

很明顯，全加器的邏輯電路由一個異或門、三個與門和一個或門組成，這些門按圖 2 所示連線在一起。這裡，A 和 B 是輸入位，C_in 是前一次加法的進位，S 是和位，C_out 是輸出進位位。

全加器的輸出方程為：

$$\mathrm{Sum, \: S \: = \: A \: \oplus \: B \: \oplus \: C_{in}}$$

$$\mathrm{Carry, \: C_{out} \: = \: Ab \: + \: AC_{in} \: + \: BC_{in}}$$

現在，讓我們討論使用半加器實現全加器的方法。

使用兩個半加器實現的全加器的邏輯圖如圖 3 所示：

使用兩個半加器實現的全加器的框圖如圖 4 所示。

從使用半加器實現的全加器的邏輯圖可以看出，我們需要兩個異或門、兩個與門和一個或門來使用半加器實現全加器電路。

但是，使用半加器實現全加器有一個主要的缺點，那就是增加了傳播延遲。這意味著輸入位必須依次經過多個門，這增加了全加器電路的總傳播延遲。

列印頁面