並行加法器和並行減法器

---

---

在數位電子學中，加法器和減法器是兩個最基本的算術組合電路。加法器是一種組合算術電路，用於執行兩個或多個二進位制數的加法運算。而減法器是一種組合算術電路，用於執行兩個二進位制數的減法運算。

根據執行二進位制數加法和減法的形式，加法器和減法器可分為以下型別：

• 序列加法器
• 並行加法器
• 序列減法器
• 並行減法器

本教程旨在解釋並行加法器和並行減法器。但在講解之前，讓我們首先討論執行二進位制加法和減法所遵循的布林代數規則。

二進位制加法

執行二進位制加法時，遵循以下規則：

二進位制減法

執行二進位制減法時，需遵循以下規則：

現在，讓我們詳細討論並行加法器和並行減法器。

什麼是並行加法器？

能夠以並行形式新增任意位長的兩個二進位制數，並以並行形式輸出這兩個數的和的數位電路稱為並行加法器。

並行加法器基本上由串聯形式的全加器組成，如圖1所示。這裡，每個全加器的輸出位連線到鏈中下一個全加器電路的輸入進位端。

圖1所示的並行加法器是一個4位並行加法器，因為它可以新增兩個4位的二進位制數。當然，我們可以透過增加鏈中全加器的數量來設計任意位數的並行加法器電路。

在上述並行加法器電路中，位A表示被加數位，B表示加數位。並行加法器的第一個輸入進位位是C_in，並行加法器的輸出進位位是C₄。輸出和位由S表示。我們也可以以積體電路的形式構建並行加法器。例如，當4位並行加法器以積體電路形式構成時，它將有4個被加數位端子、4個加數位端子、4個和位端子以及2個輸入和輸出進位端子。

並行加法器的運作

圖1所示的並行加法器根據以下步驟執行兩個數的二進位制加法：

步驟1 - 首先，全加器電路FA₁將位A₁和B₁以及輸入進位位Cin相加，以產生和位S₁，它是輸出和的最低有效位（LSB）。在此階段，生成一個進位位C₁，並將其傳遞到鏈中的下一個全加器電路。

步驟2 - 全加器電路FA₂將位A₂和B₂以及來自先前加法的進位位C₁相加。它產生和位S₂，它是輸出和的第二位，並且還產生一個進位位C₂，該進位位再次轉發到下一個全加器FA₃。

步驟3 - 全加器電路FA₃將輸入位A₃和B₃以及來自先前加法的進位位C₂相加，以產生和位S₃和進位位C₃。

步驟4 - 全加器FA₄將輸入位A₄和B₄以及從FA₃轉發的進位位C₃相加。它生成最後一個和位S₄和最後一個進位位C₄。

步驟5 - 然後，並行加法器的輸出和由以下給出：

$$\mathrm{S_{out} \: = \: C_{4} \: S_{4} \: S_{3} \: S_{2} \: S_{1}}$$

什麼是並行減法器？

用於查詢兩個二進位制數的並行形式的算術差的數字算術電路稱為並行減法器。

我們可以透過多種方式實現並行減法器，例如組合半減器和全減器、全部全減器、全部全加器等。在這裡，我們使用全部全加器實現了4位並行減法器，並對減數位進行了補碼，如圖2所示。

這是一個4位並行減法器，但是，我們可以透過在圖2所示電路的鏈中新增任意數量的全加器來實現並行減法器。

兩個二進位制數的二進位制減法可以透過1的補碼或2的補碼方便地完成。其中，補碼方法將減法運算轉換為簡單的加法運算。

二進位制數的2的補碼是透過取1的補碼並在最低有效位對中加1得到的。1的補碼可以用非門（反相器）實現。

並行減法器的運作

上圖2所示的並行減法器根據以下步驟執行兩個二進位制數的減法：

步驟 1 − 首先，使用一個反相器和一個 1 (C_in) 獲取位 B₁ 的 1 的補碼進行相加，得到位 B₁ 的 2 的補碼。然後，將這個 2 的補碼 B₁ 進一步加到 A₁ 上。這將產生輸出差的第一位，用 S₁ 表示，以及一個進位位 C₁，該進位位連線到 FA₂ 的輸入進位。

步驟 2 − 全加器 FA₂ 使用輸入進位位 C₁ 與其輸入位 A₂ 和輸入位 B₂ 的 2 的補碼相加，以產生第二個差分位 (S₂) 和進位位 C₂。

步驟 3 − 全加器 FA₃ 使用輸入進位位 C₂ 與其輸入位 A₃ 和輸入位 B₃ 的 2 的補碼相加，以產生第三個差分位 (S₃) 和進位位 C₃。

步驟 4 − 最後，全加器 FA₄ 使用進位位 C₃ 與其輸入位 A₄ 和輸入位 B₄ 的 2 的補碼相加，以產生最後一個差分位 (S₄) 和最後一個進位位 C₄。

一旦所有結果位都生成，它們就會被表示為兩個二進位制數的差，即 S₄S₃S₂S₁ 和借位 C₄。

結論

這就是數位電子學中並行加法器和並行減法器的全部內容。並行加法器和減法器最顯著的優勢在於，與序列加法器和減法器相比，它們可以更快地執行兩個二進位制數的算術加法和減法運算。