數位電子學 - N位並行加法器

讓我們從簡要介紹二進位制加法器和二進位制加法的規則開始本文。在數位電子學中，加法器或二進位制加法器是一種組合數位電路，用於執行兩個或多個二進位制數字的加法運算。兩個位的二進位制加法是按照以下四個規則執行的：

$$\mathrm{0 \: + \: 0 \: = \: 0}$$

$$\mathrm{0 \: + \: 1 \: = \: 1}$$

$$\mathrm{1 \: + \: 0 \: = \: 1}$$

$$\mathrm{1 \: + \: 1 \: = \: 10 (和 \: = \: 0; 進位 \: = \: 1)}$$

前三個運算產生的和的位長度為一位二進位制數字。但是，最後一個組合的和，即當被加數和加數都等於1時，二進位制和由兩位二進位制數字組成，即和位和進位位。最高有效位是進位位，而最低有效位是和位。

為了更好地理解N位並行加法器的實現和操作，我們還需要了解全加器電路。下面將介紹全加器及其框圖和真值表。

什麼是全加器？

一個組合數位電路，它將兩個位和一個進位位相加，併產生一個和位和一個進位位作為輸出，被稱為全加器(FA)。

換句話說，一個可以將三個輸入位相加併產生兩個輸出位（即和位和進位位）的二進位制加法器電路稱為全加器。全加器的框圖如圖1所示。

這裡，A和B是輸入位，C_in是來自前一個和的輸入進位位，S是輸出和位，C_out是輸出進位位。

從全加器電路的真值表可以很容易地理解其工作原理，如下所示。

現在，讓我們討論一下如何使用全加器實現N位並行加法器。

並行加法器是一種二進位制加法器電路，用於新增具有N位（例如，要新增4位二進位制數，我們使用4位並行加法器，依此類推）的兩個二進位制數。顧名思義，並行加法器是一種數字組合電路，它並行地新增兩個二進位制數，並並行地生成這些二進位制數的算術和。

正如我們上面已經提到的，全加器只能執行由兩個輸入位和一個輸入進位位組成的兩個一位二進位制數的加法運算，即三個位的加法運算。但在實際應用中，我們必須新增位數大於一位的二進位制數。為了新增此類二進位制數，我們使用並行二進位制加法器，它能夠新增任何位長的兩個二進位制數，例如4位、5位等。

我們可以藉助以鏈式方式連線的全加器來實現N位並行加法器。圖2顯示了使用全加器的N位並行加法器的框圖表示。

從N位並行加法器的框圖可以看出，每個全加器的進位輸出連線到鏈中下一個更高級別的全加器的進位輸入端。

要實現並行加法器，所需的全加器數量由要相加的兩個二進位制數的位數決定。因此，一個N位並行加法器需要N個全加器來並行地執行加法運算。例如，一個2位並行加法器需要2個全加器，一個4位並行加法器由4個全加器組成，依此類推。

圖2所示的N位並行加法器的工作原理可以描述如下步驟：

最初，全加器FA₁將兩個輸入位A₁和B₁以及一個輸入進位位C_in相加，並生成輸出和位S₁和進位位C₁，進位位C₁被轉發到鏈中的下一個加法器（FA₂）。和位S₁是輸出和的最低有效位。
在下一階段，全加器電路FA₂被啟用，並將輸入位A₂和B₂以及C₁相加。它生成和位S₂，它是輸出和的第二位，以及進位位C₂，進位位C₂連線到鏈中的下一個全加器FA₃。
此過程將持續到鏈中的最後一個全加器，即FAn。全加器使用進位輸入C_(n-1)與輸入位A_n和B_n相加，以產生輸出和的最後一位S_n和最後的輸出進位位C_n。

並行加法器的一些重要優點如下：

並行加法器的主要缺點是傳播延遲。因為，在並行加法器中，來自先前加法的進位必須傳播到下一個加法器，這需要一些時間。這會導致加法運算中出現明顯的傳播延遲。這種傳播延遲與二進位制數的位數成正比。

並行加法器的重要應用如下：

我們可以得出結論，n位並行加法器是一種組合數位電路，它使用n個全加器來並行地對兩個二進位制數進行加法運算。並行加法器同時執行各位的加法，因此它提高了二進位制加法的速度。

列印頁面