數位電子技術中同步計數器的設計

---

---

在數位電子技術中，一組響應輸入脈衝而改變狀態的**觸發器**被稱為**數字計數器**。在數字計數器電路中，觸發器以這樣的方式連線，使得它們在任何時間的組合狀態都是到那時為止已發生脈衝總數的二進位制等效值。因此，顧名思義，計數器用於計數數字系統中的脈衝。

數字計數器分為以下兩種型別：

• 非同步計數器 - 觸發器以非同時觸發的方式連線的計數器稱為非同步計數器。非同步計數器也稱為行波計數器。
• 同步計數器 - 所有觸發器都由同一個時鐘脈衝同時觸發的計數器稱為同步計數器。

在瞭解計數器基礎知識之後，現在讓我們討論同步計數器的設計。

同步計數器的設計

同步計數器是一種所有觸發器都由相同的時鐘脈衝同時觸發的計數器。下面解釋了同步計數器設計的系統化流程。

步驟1：確定所需的觸發器數量

首先，分析問題描述並確定實現同步計數器所需的觸發器數量。如果n是所需的觸發器數量，則n的最小值使得狀態數N小於或等於2ⁿ。

步驟2：繪製狀態圖

其次，繪製狀態圖，該圖顯示所有可能的狀態。狀態圖基本上是圖形化地表示計數器進展所經過的狀態序列。在狀態圖中，我們還可以包含計數器在下一個時鐘脈衝上從無效狀態進入特定狀態的情況。

步驟3：選擇觸發器和激勵表

在第三步中，選擇要用於實現計數器的特定型別的觸發器，並繪製其激勵表。激勵表是提供有關當前狀態、下一狀態和觸發器所需激勵的資訊的表。

步驟4：獲得觸發器激勵的最小表示式

現在，使用任何最小化技術（例如卡諾圖）獲得觸發器激勵的最小表示式。

步驟5：繪製邏輯圖

最後，根據步驟4中獲得的最小表示式繪製邏輯電路圖。

透過這種方式，我們可以設計一個同步計數器。

同步計數器可能會遇到鎖存問題，這意味著它們可能無法自啟動。自啟動計數器是一種同步計數器，無論其初始狀態如何，它都將進入其正確的狀態序列。我們可以透過設計計數器使其在進入無效狀態時進入特定狀態來使其自啟動。

現在，讓我們透過一個例子來理解同步計數器設計的過程。

示例

設計一個使用D觸發器的同步計數器，該計數器依次經過狀態0、1、2、4、0。未使用的狀態必須在下一個時鐘脈衝後始終變為零。

解決方案

此同步計數器根據以下步驟設計：

步驟1 -所需的觸發器數量 -

此同步計數器有四個穩定狀態，即0（000）、1（001）、2（010）、4（100）。但我們需要三個觸發器，因為它也計數4（100）。因為三個觸發器可以計數八個狀態。因此，其餘四個狀態，即3（011）、5（101）、6（110）和7（111）是未使用的狀態。根據題意，未使用的狀態必須在下一個時鐘脈衝後變為0（000）。因此，沒有無關項。

步驟2 - 繪製狀態圖 -

0, 1, 2, 4, 0, …計數器的狀態圖如下所示。

步驟3 - 選擇觸發器型別並編寫激勵表 -

使用D觸發器，使用D觸發器的計數器的激勵表如下所示。

步驟4 - 推匯出最小表示式 -

從激勵表中，我們可以看到沒有最小化是可能的。因此，激勵的表示式可以直接從激勵表中寫出，如下所示：

$$\mathrm{D_{1}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

$$\mathrm{D_{2}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

$$\mathrm{D_{3}\:=\:Q_{3}^{'}Q_{2}^{'}Q_{1}}$$

步驟5 - 繪製邏輯電路圖 -

根據表示式，計數器0, 1, 2, 4, 0,…的邏輯電路圖如下所示。

這就是關於如何設計同步計數器的全部內容。