
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平與脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 有符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制程式碼
- 二進位制程式碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 使用二極體電阻邏輯的或門
- 與門與或門的比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- SOP和POS形式
- POS到標準POS形式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路選擇器
- 多路選擇器設計步驟
- 多路選擇器通用門
- 使用4:1多路選擇器的2變數函式
- 使用8:1多路選擇器的3變數函式
- 多路分配器
- 多路選擇器與多路分配器的比較
- 奇偶校驗位生成器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘三碼轉換器
- 餘三碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 使用半加器的全加器
- 半加器與全加器的比較
- 使用與非門的全加器
- 使用與非門的半加器
- 二進位制加法器-減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 使用兩個半減器的全減器
- 使用與非門的半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器的比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方式:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- DAC和ADC積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 使用與非門的全減器
- 使用2:1多路選擇器的與門
- 使用2:1多路選擇器的或門
- 使用2:1多路選擇器的非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
邏輯電平與脈衝波形
數字系統是一種利用二進位制數系統工作的電子系統。換句話說,數字系統是一種雙態電子系統,用於表示兩個二進位制數字0和1,其中0表示低電平或“關閉”狀態,1表示高電平或“開啟”狀態。
在數位電子領域,不同的電壓電平用於表示數字訊號中的兩個二進位制值,即0和1。這些電壓電平被稱為邏輯電平。
本章我們將學習邏輯電平和脈衝波形的概念。
什麼是邏輯電平?
在數位電子學中,表示特定二進位制值(0或1)的電壓電平稱為邏輯電平。這裡,二進位制值0表示低電壓電平,而二進位制值1表示高電壓電平。
因此,邏輯電平可以分為以下兩種型別:
- 高邏輯電平
- 低邏輯電平
讓我們詳細討論這兩種邏輯電平。
高邏輯電平
在數字系統中,接近系統在不損壞的情況下可以承受的最大電壓電平的電壓電平稱為高邏輯電平。
高邏輯電平由二進位制數字“1”表示。高邏輯電平的電壓電平取決於用於設計系統的技術標準。通常,2V到5V之間的電壓值表示高邏輯電平或1。
低邏輯電平
在數字系統中,低邏輯電平定義為系統保持關閉狀態的最大電壓電平。
低邏輯電平由二進位制數字“0”表示。與高邏輯電平類似,低邏輯電平的電壓電平取決於用於設計系統的技術標準。在實際應用中,0V到0.8V之間的電壓值表示低邏輯電平或邏輯0。
在大多數實際數字系統中,地電壓用於表示低邏輯電平。
注意 - 0.8V和2V之間的電壓範圍稱為不確定邏輯範圍。如果數字訊號位於0.8V和2V之間,則系統的響應是不可預測的。
什麼是脈衝?
脈衝是一種電子訊號,可以在兩種可能的狀態(即高狀態和低狀態)之間突然變化。
用於表示脈衝轉換的圖表稱為脈衝波形。脈衝在數字系統、通訊系統以及許多其他電子裝置和電路的操作中非常重要。
根據開關特性,脈衝可分為以下兩種型別:
- 正脈衝 - 當訊號通常從低邏輯電平變為高邏輯電平,然後返回到其正常的低邏輯電平時,則稱為正脈衝。
- 負脈衝 - 當訊號通常從高邏輯電平變為低邏輯電平,然後返回到其正常的低邏輯電平時,則稱為負脈衝。
正脈衝和負脈衝的脈衝波形如下圖所示。

脈衝有兩個邊緣,即前沿和後沿。
對於正脈衝,從低邏輯電平到高邏輯電平的邊緣稱為前沿,從高邏輯電平到低邏輯電平的邊緣稱為後沿。
對於負脈衝,從高邏輯電平到低邏輯電平的邊緣稱為前沿,而從低邏輯電平到高邏輯電平的邊緣稱為後沿。
上圖所示的正脈衝和負脈衝波形是理想脈衝波形,因為它們的前沿和後沿會瞬時變化,即在零時間內變化。但在實際應用中,脈衝的邊緣不會瞬時從低邏輯電平變為高邏輯電平,反之亦然。
需要有限時間才能從低邏輯電平變為高邏輯電平,反之亦然的脈衝波形稱為非理想脈衝波形。

對於非理想脈衝波形,脈衝從低邏輯電平變為高邏輯電平所需的時間稱為上升時間。脈衝從高邏輯電平變為低邏輯電平所需的時間稱為下降時間。
脈衝波形型別
數字系統中使用的脈衝波形主要分為以下兩種型別:
週期波形
以規律的時間間隔重複自身的脈衝波形稱為週期波形。完成一個週期所需的時間稱為週期波形的週期。
非週期波形
不以規律的時間間隔重複自身的脈衝波形稱為非週期波形或非週期波形。
結論
總之,“邏輯電平”是在數字系統中用於表示系統狀態的概念。對於數字系統,存在兩種可能的邏輯電平,即高邏輯電平和低邏輯電平。高邏輯電平由二進位制1表示,而低邏輯電平由二進位制0表示。
數字訊號或脈衝的圖形表示稱為“脈衝波形”。脈衝波形用於表示脈衝或數字訊號的轉換或數字系統狀態。本章我們討論了邏輯電平和脈衝波形的概念。在下一章中,我們將學習“數字系統的元件”。