
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統的型別
- 訊號的型別
- 邏輯電平與脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數的表示
- 二進位制運算
- 有符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾錯碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門
- 雙電平邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- SOP和POS形式
- POS到標準POS形式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克拉斯基方法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 利用布林代數進行化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 用4:1多路選擇器實現2變數函式
- 用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器
- 奇偶校驗位生成器和檢查器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘3碼轉換器
- 餘3碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器的應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘的SR觸發器
- 無時鐘的SR觸發器
- 帶時鐘的JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方式:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- DAC和ADC積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現與非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 用CMOS實現與非/或非門
- 用與非門實現全減器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
用與非門實現與門
眾所周知,與非門是一種通用邏輯閘,因此,使用與非門,我們可以實現任何邏輯閘或任何其他邏輯表示式。閱讀本教程以瞭解如何使用與非門實現與門。讓我們從對與門和與非門的簡單概述開始。
什麼是與門?
與門是一種基本邏輯閘。與門可以有兩個或兩個以上輸入,但只有一個輸出。如果與門的任何一個輸入處於低電平或邏輯0狀態,則與門輸出低電平(邏輯0),否則,它輸出高電平(邏輯1)。因此,只有當與門的所有輸入都處於高電平或邏輯1狀態時,其輸出才為高電平或邏輯1狀態。
與門也稱為“全有或全無門”。雙輸入與門的邏輯符號如圖1所示。

與門的輸出方程
如果A和B是輸入變數,Y是與門的輸出變數,則與門的輸出方程由下式給出:
$$\mathrm{Y \: = \: A\cdot B}$$
其中,“·”(點)符號表示與運算。它讀作Y等於A與B。
與門的真值表
顯示邏輯閘輸入和輸出之間關係的表格稱為真值表。以下是與門的真值表:
輸入 | 輸出 | |
---|---|---|
A | B | Y = A · B |
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
什麼是與非門?
與非門是一種通用邏輯閘。其中,通用邏輯閘是可以用來實現任何邏輯表示式或任何其他型別邏輯閘的邏輯閘。
與非門基本上是兩個基本邏輯閘(即與門和非門)的組合,即
$$\mathrm{NAND \: Logic \: = \: AND \: Logic \: + \: NOT \: Logic}$$
與非門是一種邏輯閘,當其所有輸入都為高電平時,其輸出為低電平(邏輯0),而當其任何一個輸入為低電平時,其輸出為高電平(邏輯1)。因此,與非門的操作與與門的操作相反。雙輸入與非門的邏輯符號如圖2所示。

與非門的輸出方程
如果A和B是輸入變數,Y是與非門的輸出變數,則其輸出由下式給出:
$$\mathrm{Y | \: = \: \overline{A \: \cdot \: B} \: = \: (\arrowvert A \: \cdot \: B)'}$$
它讀作“Y等於A·B的整體取反”。
與非門的真值表
以下是與非門的真值表:
輸入 | 輸出 | |
---|---|---|
A | B | Y = (A · B)' |
0 | 0 | 1 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
現在,讓我們討論一下用與非門實現與門。
用與非門實現與門
如上所述,與非門是一種通用邏輯閘,因為它可以用來實現任何其他邏輯閘。圖3顯示了使用與非門實現與門的方案。

從該電路圖可以清楚地看出,用與非門實現與門非常簡單,因為我們只需要兩個與非門。
其中,第一個與非門產生輸入A和B的補碼二進位制積,而第二個與非門再次對第一個與非門的輸出取反以產生與輸出。因此,圖3所示的用與非門實現的邏輯電路等效於與門。
輸出方程
第一個與非門產生的輸出為:
$$\mathrm{Y_{1} \: = \: \overline{A \: \cdot \: B}}$$
第二個與非門產生的輸出為:
$$\mathrm{Y \: = \: \overline{\overline{A \: \cdot \: B}} \: = \: A \: \cdot \: B}$$
這是與門的輸出方程。