
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 帶符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制到十進位制轉換
- 十進位制到二進位制轉換
- 二進位制到八進位制轉換
- 八進位制到二進位制轉換
- 八進位制到十進位制轉換
- 十進位制到八進位制轉換
- 十六進位制到二進位制轉換
- 二進位制到十六進位制轉換
- 十六進位制到十進位制轉換
- 十進位制到十六進位制轉換
- 八進位制到十六進位制轉換
- 十六進位制到八進位制轉換
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 碼制轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 使用二極體電阻邏輯的或門
- 與門與或門的比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- SOP和POS形式
- POS到標準POS形式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項條件
- 奎因-麥克拉斯基法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計步驟
- 多路選擇器通用門
- 使用4:1多路選擇器的2變數函式
- 使用8:1多路選擇器的3變數函式
- 多路分配器
- 多路選擇器與多路分配器的比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 碼制轉換器
- 碼制轉換器
- 二進位制到十進位制轉換器
- 十進位制到BCD轉換器
- BCD到十進位制轉換器
- 二進位制到格雷碼轉換器
- 格雷碼到二進位制轉換器
- BCD到餘三碼轉換器
- 餘三碼到BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 使用半加器的全加器
- 半加器與全加器的比較
- 使用與非門的全加器
- 使用與非門的半加器
- 二進位制加法/減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 使用兩個半減器的全減器
- 使用與非門的半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器的比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘的SR觸發器
- 無時鐘SR觸發器
- 帶時鐘的JK觸發器
- JK觸發器到T觸發器轉換
- SR觸發器到JK觸發器轉換
- 觸發方式:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- DAC和ADC積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 使用與非門的全減器
- 使用2:1多路選擇器的與門
- 使用2:1多路選擇器的或門
- 使用2:1多路選擇器的非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
主從JK觸發器
一個JK觸發器是一種1位儲存單元,具有J和K輸入,一個時鐘輸入和兩個由Q和Q'指定的輸出。JK觸發器是改進版的SR觸發器,它沒有禁止狀態。為了避免禁止狀態或不確定狀態,JK觸發器的輸出反饋到其輸入。
然而,由於這些反饋路徑,電路中出現了一個新的問題,稱為競爭冒險現象。JK觸發器中的競爭冒險現象是一個主要問題,其中觸發器的輸出持續切換,直到施加的時鐘訊號結束。
為了避免JK觸發器中的競爭冒險現象,我們將JK觸發器用於主從模式。因此,JK觸發器被稱為主從觸發器。
因此,讓我們從主從JK觸發器的基本結構開始。
什麼是主從JK觸發器?
主從JK觸發器是兩個JK觸發器的組合,它們以級聯方式連線,如圖1所示。

在這兩個JK觸發器的組合中,一個充當主觸發器,另一個充當從觸發器。在這個主從觸發器中,主JK觸發器的輸出連線到從JK觸發器的輸入。從觸發器的輸出反饋到主JK觸發器的輸入。
在主從JK觸發器中,還使用了一個非門(反相器),它以反相時鐘訊號被施加到從觸發器的方式連線到時鐘訊號。
因此,當主觸發器的時鐘訊號為0時,從觸發器的時鐘訊號為1;如果主觸發器的時鐘訊號為1,則從觸發器的時鐘訊號為0。
主從JK觸發器的操作
當時鍾脈衝變高時,從觸發器變為非活動狀態,並且J和K輸入可以控制系統狀態。
當時鍾脈衝回到低電平時,資訊從主觸發器轉移到從觸發器,並獲得系統的最終輸出。
從電路可以看出,主觸發器是正電平觸發的,從觸發器是負電平觸發的。因此,主觸發器先於從觸發器響應。現在,讓我們討論主從JK觸發器在J和K輸入的不同組合下的操作。
- 當J = 0且K = 0時,兩個JK觸發器都保持非活動狀態,因此輸出Q保持不變。這稱為主從JK觸發器的保持狀態。
- 當J = 0且K = 1時,主觸發器的輸出Q'為高電平,並進入從觸發器的K輸入。時鐘訊號迫使從觸發器復位。因此,從觸發器具有與主觸發器相同的輸出,即高Q'和低Q。這稱為主從JK觸發器的復位狀態。
- 當J = 1且K = 0時,主觸發器的輸出Q為高電平,並進入從觸發器的J輸入,時鐘訊號的負跳變置位從觸發器。因此,這稱為主從JK觸發器的置位狀態。
- 當J = 1且K = 1時,對於這種輸入組合,主觸發器在時鐘脈衝的正跳變上翻轉,從觸發器在時鐘脈衝的負跳變上翻轉。因此,解決了JK觸發器的競爭冒險問題。
主從JK觸發器的真值表
以下是主從JK觸發器的真值表:
輸入 | 輸出 | 註釋 | |
---|---|---|---|
J | K | Qn+1 | |
0 | 0 | Qn | 無變化 |
0 | 1 | 0 | 復位 |
1 | 0 | 1 | 置位 |
1 | 1 | Qn' | 翻轉 |
這就是關於主從JK觸發器及其操作的全部內容。
廣告