非同步或無時鐘 SR 觸發器

什麼是 SR 觸發器？

在數位電子學中，SR 觸發器是一種時序邏輯電路，具有兩個輸入，即 S 和 R，以及兩個輸出，即 Q 和 Q'。

輸入 S 代表“置位”，輸入 R 代表“復位”。輸出 Q 是觸發器的正常輸出，Q' 是觸發器的反相輸出，它是觸發器正常輸出 Q 的補碼。SR 觸發器是一種一位儲存器件，用於多種數字電子系統。

SR 觸發器的基本框圖如圖 1 所示。

根據時鐘訊號的有無，SR 觸發器可分為兩種型別，即同步 SR 觸發器和非同步 SR 觸發器。同步 SR 觸發器是在時鐘訊號啟用時才產生輸出的觸發器。因此，它也稱為帶時鐘的 SR 觸發器。

另一方面，非同步 SR 觸發器是在任何時候將輸入應用於電路時都可獲得輸出的觸發器。非同步 SR 觸發器也稱為無時鐘 SR 觸發器，因為其輸出不受時鐘訊號控制，而僅受應用的輸入控制。

正如本文標題所示，這裡我們將只討論非同步或無時鐘 SR 觸發器。

非同步 SR 觸發器，也稱為無時鐘 SR 觸發器或簡稱 SR 鎖存器，是一種用於儲存一位二進位制資訊的時序邏輯電路。它有兩個輸入和兩個輸出。輸入是觸發器的 S（代表“置位”輸入）和 R（代表“復位”輸入）。第一個輸出是 Q，稱為觸發器的正常輸出，另一個輸出是 Q'，稱為反相輸出。

非同步或無時鐘 SR 觸發器的框圖如圖 2 所示。

無時鐘或非同步 SR 觸發器可以使用兩個交叉耦合的 NOR 門或 NAND 門構建。

現在讓我們討論 SR 觸發器的每種構建方式（使用 NOR 門和使用 NAND 門），以及它們的執行和真值表。

如前所述，無時鐘 SR 觸發器可以使用兩個交叉耦合的 NOR 門構建，如圖 3 所示。

它有兩個輸入，即S（置位）和R（復位），以及兩個輸出，即Q（正常輸出）和Q'（反相輸出）。

對於 S 和 R 的不同可能輸入組合，該非同步 SR 觸發器的操作如下所述：

當 S = 0 且 R = 0 時 - 在這種情況下，兩個 NOR 門的輸入都為邏輯 0。因此，對電路的輸出沒有影響。結果，輸出保持其先前狀態。無時鐘 SR 觸發器的這種狀態稱為“無變化”或“保持狀態”。
當 S = 1 且 R = 0 時 - 在這種情況下，NOR 門 A 的輸出將變為零，因為輸入 S 為邏輯 1。結果，NOR 門 B 的兩個輸入都變為邏輯 0，因此 NOR 門 B 的輸出為邏輯 1，使 Q 等於 1。這稱為無時鐘 SR 觸發器的“置位狀態”。
當 S = 0 且 R = 1 時 - 在這種情況下，NOR 門 B 的輸出將變為零，因為輸入 R 為邏輯 1，即 Q = 0。結果，NOR 門 A 的兩個輸入都變為邏輯 0，因此 NOR 門 A 的輸出為邏輯 1，使 Q' 等於 1 且 Q = 0。這稱為無時鐘 SR 觸發器的“復位狀態”。
當 S = 1 且 R = 1 時 - 這稱為 SR 觸發器的“禁止狀態”或“無效狀態”，因為這種輸入組合迫使兩個 NOR 門的輸出都變為邏輯 0，這是不可能的。

基於上述描述的操作，無時鐘 SR 觸發器的真值表如下所示。

我們還可以使用兩個交叉耦合的 NAND 門實現無時鐘 SR 觸發器。使用 NAND 門的非同步 SR 觸發器如下面的圖 4 所示。

可以看出，非同步 SR 觸發器是低電平有效的 SR 觸發器。現在，讓我們討論非同步 SR 觸發器在不同可能的輸入組合下的工作原理。

當 S = 0 且 R = 0 時，即 S' = 1 且 R' = 1 時 - 在這種情況下，兩個輸入即 S' 和 R' 都為邏輯 1，因此輸出保持先前狀態。這稱為 SR 觸發器的保持狀態。
當 S = 0 且 R = 1 時，即 S' = 1 且 R' = 0 時 - 在這種情況下，輸入 S' 為邏輯 1，輸入 R' 為邏輯 0。因此，NAND 門 B 的輸出將變為邏輯 1。因此，NAND 門 A 的輸出，即 Q 變為邏輯 1。這稱為觸發器的復位狀態。
當 S = 1 且 R = 0 時，即 S' = 0 且 R' = 1 時 - 在這種情況下，輸入 S' 為邏輯 0，輸入 R' 為邏輯 1。由於輸入 S' 為邏輯 0，因此 NAND 門 A 的輸出，即 Q 變為邏輯 1。這稱為 SR 觸發器的置位狀態。
當 S = 1 且 R = 1 時，即 S' = 0 且 R' = 0 時 - 在這種情況下，兩個輸入都為邏輯 0，即兩個 NAND 門的輸出必須為邏輯 1，這是不允許的，因為輸出必須互為補碼。這稱為觸發器的禁止或無效狀態。

基於此討論，我們可以推匯出使用 NAND 門實現的非同步 SR 觸發器的真值表。

這就是數位電子學中非同步或無時鐘 SR 觸發器的全部內容。

列印頁面