- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 帶符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制程式碼
- 二進位制程式碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測和糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 標準或與式轉標準或與式
- 化簡技巧
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基法
- 最小項和最大項
- 標準式和規範式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 使用4:1多路選擇器實現2變數函式
- 使用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 七段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘三碼轉換器
- 餘三碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器比較
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- 模數轉換器和數模轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現與非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 用與非門實現全減器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數位電子家族
- 數位電子家族
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
用與非門實現異或非門
眾所周知,與非門是一種通用邏輯閘,可以使用它來實現任何其他型別的邏輯閘或邏輯表示式。閱讀本教程,瞭解如何僅使用與非門來實現異或非門。讓我們從異或非門和與非門的基本概述開始。
什麼是異或非門?
異或非門 (Exclusive-NOR Gate) 是一種派生的邏輯閘。異或非門是一種具有兩個輸入和一個輸出的邏輯閘。當它的兩個輸入相等時,即都為高電平 (邏輯 1) 或都為低電平 (邏輯 0) 時,異或非門產生高電平 (邏輯 1) 輸出。
當異或非門的輸入不同時,即一個為高電平 (邏輯 1) 而另一個為低電平 (邏輯 0) 時,異或非門的輸出為低電平 (邏輯 0) 狀態。異或非門的邏輯符號如圖 1 所示。
因此,只有當異或非門的兩個輸入相等時,它才會產生高電平 (邏輯 1) 輸出。因此,異或非門也稱為“相等檢測器”。
異或非門的輸出由下式給出:
$$\mathrm{Y \: = \: A \odot B \: = \: AB \: + \: \bar{A} \: \bar{B}}$$
其中,A 和 B 是異或非門的兩個輸入變數,Y 是異或非門的輸出變數。異或非門的輸出表達式讀作 Y 等於 A 異或非 B。
異或非門的真值表
真值表顯示了異或非門的輸入和輸出之間的關係。異或非門的真值表如下所示。
| 輸入 | 輸出 | |
|---|---|---|
| A | B | Y = (AB + A'B') |
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
什麼是與非門?
與非門是一種通用邏輯閘。其中,通用邏輯閘是可以用來實現任何邏輯表示式或任何其他型別邏輯閘的門。
與非門基本上是兩個基本邏輯閘的組合,即與門和非門,即:
$$\mathrm{與非邏輯 \: = \: 與邏輯 \: + \: 非邏輯}$$
與非門是一種邏輯閘,當所有輸入都為高電平時,其輸出為低電平 (邏輯 0);當任何一個輸入為低電平 (邏輯 0) 時,其輸出為高電平 (邏輯 1)。因此,與非門的運算與與門的運算相反。一個雙輸入與非門的邏輯符號如圖 2 所示。
與非門的輸出方程
如果 A 和 B 是輸入變數,Y 是與非門的輸出變數,則其輸出由下式給出:
$$\mathrm{Y \: = \: \overline{A \cdot B} \: = \: (A \cdot B)'}$$
它讀作“Y 等於 A·B 的反”。
與非門的真值表
以下是與非門的真值表:
| 輸入 | 輸出 | |
|---|---|---|
| A | B | Y = (A·B)' |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
現在,讓我們討論用與非門實現異或非門。
用與非門實現異或非門
如上所述,與非門是一種通用邏輯閘,可以使用它來實現任何其他型別的邏輯閘。圖 3 顯示了使用與非門實現異或非門的電路圖。
從僅使用與非門的異或非門的邏輯電路圖可以看出,我們需要 5 個與非門。
現在,讓我們瞭解這個與非門邏輯電路如何工作以產生與異或非門等效的輸出:
第一個與非門的輸出是:
$$\mathrm{Y_{1} \: = \: \overline{A \: B}}$$
第二個和第三個與非門的輸出是:
$$\mathrm{Y_{2} \: = \: \overline{A \cdot \: \overline{AB}}}$$
$$\mathrm{Y_{3} \: = \: \overline{B \cdot \: \overline{AB}}}$$
這兩個輸出 (Y2 和 Y3) 連線到第四個與非門。這個與非門將產生一個輸出,即:
$$\mathrm{Y \: = \: \overline{\overline{A \cdot \: \overline{AB}} \cdot \overline{B \cdot \overline{AB}}}}$$
$$\mathrm{\Rightarrow \: Y \: = \: A \cdot \overline{AB} \: + \: B \cdot \overline{AB} \: = \: A(\bar{A} \: + \: \bar{B}) \: + \: B(\bar{A} \: + \: \bar{B})}$$
$$\mathrm{\Rightarrow \: Y \: = \: A \: \bar{A} \: + \: A \: \bar{B} \: + \: \bar{A} \: B \: + \: B \: \bar{B}}$$
$$\mathrm{\therefore \: Y \: = \: A \: \bar{B} \: + \: \bar{A} \:B \: = \: A \oplus B}$$
最後,第四個與非門的輸出輸入到第五個與非門,第五個與非門充當反相器,產生與異或非門等效的輸出,即:
$$\mathrm{Y \: = \: \overline{A \oplus B} \: = \: A \odot B}$$
這是異或非門的輸出。因此,透過這種方式,我們可以僅用與非門實現異或非門。