
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 有符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制程式碼
- 二進位制程式碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 或與式轉標準或與式
- 化簡技巧
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 利用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 用4:1多路選擇器實現2變數函式
- 用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 七段LED顯示
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘3碼轉換器
- 餘3碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器比較
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加法/減法器
- 減法器
- 半減法器
- 全減法器
- 並行減法器
- 用兩個半減法器實現全減法器
- 用與非門實現半減法器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現與非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 用CMOS實現與非/或非門
- 用與非門實現全減法器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數位電子家族
- 數位電子家族
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
用與非門實現全減法器
在數位電子學中,**減法器**是一個組合邏輯電路,用於執行兩個二進位制數的減法。然而,二進位制數的減法可以透過採用1的補碼或2的補碼來使用加法器電路執行。但是,我們也可以實現一個專門的電路來執行兩個二進位制數的減法。
在兩個二進位制數的減法中,將被減數的每個位與其對應的被減數位相減以形成差位。在減法過程中,如果被減數位小於減數位,則從下一位借位1。根據輸入位的數量,減法器有兩種型別,即**半減法器**和**全減法器**。
什麼是半減法器?
**半減法器**接收兩個二進位制數字作為輸入,並輸出一個差位和一個借位(如果有)。另一方面,全減法器接收三個位作為輸入,即兩個輸入位和一個來自前一級的輸入借位,並輸出一個差位和一個輸出借位。
由於減法器是一個組合邏輯電路,即它是由邏輯閘組成的。我們可以使用不同型別的邏輯閘(如與門、或門、非門、與非門、或非門等)來實現全減法器電路。在本文中,我們將討論**用與非門實現全減法器**。但在那之前,讓我們先了解一下全減法器的基礎知識。
什麼是全減法器?
**全減法器**是一個組合電路,具有三個輸入A、B、bin和兩個輸出d和b。其中,A是被減數,B是減數,bin是前一級產生的借位,d是差輸出,b是借位輸出。全減法器的框圖如圖1所示。

全減法器的真值表
以下是全減法器的真值表:
輸入 | 輸出 | |||
---|---|---|---|---|
A | B | bin | d(差) | b(借位) |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
從該表中,我們可以確定差位(d)和借位輸出(b)的方程。這些方程如下:
全減法器的差(d)為:
$$\mathrm{差,d=A'B'b_{in}+AB'b'_{in}+A'Bb'_{in}+ABb_{in}=A\oplus B\oplus b_{in}}$$
全減法器的輸出借位(b)由下式給出:
$$\mathrm{借位,b=A'B+A'b_{in}+Bb_{in}}$$
現在,讓我們討論一下用與非門實現全減法器。
用與非門實現全減法器
我們可以僅使用與非門來實現全減法器電路,如圖2所示。

從使用與非邏輯的全減法器的邏輯電路中,我們可以看到,用與非邏輯實現全減法器需要9個與非門。
全減法器中差位(d)和輸出借位(b)的輸出方程在與非邏輯中如下:
差位(d)
$$\mathrm{差,d=\overline{\overline{(A\oplus B)\cdot \overline{(A\oplus B)b_{in}}}\cdot \overline{b_{in}\cdot \overline{(A\oplus B)b_{in}}}}=A\oplus B\oplus b_{in}}$$
其中:
$$\mathrm{A\oplus B=\overline{\overline{A \cdot\overline{AB}}\cdot \overline{B \cdot\overline{AB}}}}$$
借位(b)
$$\mathrm{借位,b=\overline{\overline{A'B}\cdot \overline{A'b_{in}}\cdot \overline{Bb_{in}}}=A'B+A'b_{in}+Bb_{in}}$$
透過這種方式,我們可以僅使用與非門來實現全減法器。