
- 數位電子技術教程
- 數位電子技術 - 首頁
- 數位電子技術基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制算術
- 帶符號二進位制算術
- 八進位制算術
- 十六進位制算術
- 補碼算術
- 進位制轉換
- 進位制轉換
- 二進位制到十進位制轉換
- 十進位制到二進位制轉換
- 二進位制到八進位制轉換
- 八進位制到二進位制轉換
- 八進位制到十進位制轉換
- 十進位制到八進位制轉換
- 十六進位制到二進位制轉換
- 二進位制到十六進位制轉換
- 十六進位制到十進位制轉換
- 十進位制到十六進位制轉換
- 八進位制到十六進位制轉換
- 十六進位制到八進位制轉換
- 二進位制程式碼
- 二進位制程式碼
- 8421 BCD碼
- 餘三碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 使用二極體電阻邏輯的或門
- 與門與或門比較
- 二層邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- SOP和POS形式
- POS到標準POS形式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 使用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計步驟
- 多路選擇器通用門
- 使用4:1多路選擇器的2變數函式
- 使用8:1多路選擇器的3變數函式
- 多路分解器
- 多路選擇器與多路分解器比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制到十進位制轉換器
- 十進位制到BCD轉換器
- BCD到十進位制轉換器
- 二進位制到格雷碼轉換器
- 格雷碼到二進位制轉換器
- BCD到餘三碼轉換器
- 餘三碼到BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 使用半加器的全加器
- 半加器與全加器比較
- 使用與非門的全加器
- 使用與非門的半加器
- 二進位制加法/減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 使用兩個半減器的全減器
- 使用與非門的半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器到T觸發器轉換
- SR觸發器到JK觸發器轉換
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 使用與非門的全減器
- 使用2:1多路選擇器的與門
- 使用2:1多路選擇器的或門
- 使用2:1多路選擇器的非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數位電子技術系列
- 數位電子技術系列
- CPU架構
- CPU架構
- 數位電子技術資源
- 數位電子技術 - 快速指南
- 數位電子技術 - 資源
- 數位電子技術 - 討論
數位電子技術 - 多路分解器
什麼是多路分解器?
多路分解器是一種組合邏輯電路,它接收單個輸入並將其分配到多個輸出線上。多路分解器簡稱為DEMUX。由於多路分解器用於將相同的資料傳輸到不同的目的地,因此它也被稱為資料分配器。
還有一種名為多路選擇器的組合邏輯電路,它執行與多路分解器相反的操作,即接收多個輸入並在任何時間將其中一個傳輸到輸出線。
根據定義,我們可以說多路分解器是一個1到2n的器件。典型1×2n多路分解器的功能框圖如圖1所示。

可以看出,多路分解器只有一個數據輸入線,2n個輸出線和n個選擇線。施加到多路分解器選擇線的邏輯電平決定了將輸入資料傳輸到的輸出通道。
多路分解器電路是廣泛用於數字譯碼器和布林函式發生器電路中的組合邏輯電路。
多路分解器的型別
根據輸出線的數量(2n),多路分解器可以分為幾種型別。一些常用的多路分解器型別有:
- 1×2多路分解器
- 1×4多路分解器
現在,讓我們簡要討論每種型別的多路分解器。
1×2多路分解器
1×2多路分解器的功能框圖如圖2所示。

1×2多路分解器由1個輸入線(I)、1個選擇線(S)和2個輸出線(Y0和Y1)組成。施加到選擇線的邏輯電平決定了將輸入資料傳輸到的輸出線。
可以使用下表所示的函式表來分析1×2多路分解器的操作。
選擇線 | 輸出 | |
---|---|---|
S | Y1 | Y0 |
0 | 0 | I |
1 | I | 0 |
從1×2多路分解器的此函式表中,我們可以直接推匯出每個輸出的布林表示式,如下所示。
$$\mathrm{Y_{0} \: = \: \bar{S} \: I}$$
並且,
$$\mathrm{Y_{1} \: = \: S \: I}$$
1×4多路分解器
1×4多路分解器的功能框圖如圖3所示。

1×4多路分解器具有1個輸入線(I)、2個選擇線(S0和S1)和4個輸出線(Y0、Y1、Y2和Y3)。施加到選擇線的邏輯電平決定了將輸入資料(I)傳輸到的輸出線。
可以使用下表所示的函式表來理解1×4多路分解器的操作。
選擇線 | 輸出 | ||||
---|---|---|---|---|---|
S1 | S0 | Y3 | Y2 | Y1 | Y0 |
0 | 0 | 0 | 0 | 0 | I |
0 | 1 | 0 | 0 | I | 0 |
1 | 0 | 0 | I | 0 | 0 |
1 | 1 | I | 0 | 0 | 0 |
Y1
Y0
I
從1×4多路分解器的此真值表中,我們可以直接寫出每個輸出的布林表示式,如下所示。
$$\mathrm{Y_{0} \: = \: \bar{S_{1}} \: \bar{S_{0}} \: I}$$
$$\mathrm{Y_{1} \: = \: \bar{S_{1}} \: S_{0} \: I}$$
$$\mathrm{Y_{2} \: = \: S_{1} \: \bar{S_{0}} \: I}$$
$$\mathrm{Y_{3} \: = \: S_{1} \: S_{0} \: I}$$
- 我們可以很容易地理解上述電路的操作。類似地,您可以透過遵循相同的程式來實現1×8多路分解器和1×16多路分解器。
- 高階多路分解器的實現
現在,讓我們使用低階多路分解器來實現以下兩個高階多路分解器。
1×8多路分解器
1×16多路分解器
1×8多路分解器
在本節中,讓我們使用1×4多路分解器和1×2多路分解器來實現1×8多路分解器。我們知道1×4多路分解器具有單個輸入、兩個選擇線和四個輸出。而1×8多路分解器具有單個輸入、三個選擇線和八個輸出。 | 輸出 | |||||||||
---|---|---|---|---|---|---|---|---|---|---|
因此,為了獲得最終的八個輸出,我們需要在第二級使用兩個1×4多路分解器。由於第二級的輸入數量為兩個,因此我們需要在第一級使用1×2多路分解器,以便第一級的輸出將成為第二級的輸入。此1×2多路分解器的輸入將是1×8多路分解器的整體輸入。 | 令1×8多路分解器具有一個輸入I、三個選擇線s2、s1和s0以及輸出Y7到Y0。1×8多路分解器的真值表如下所示。 | 選擇輸入 | s2 | s1 | s0 | Y7 | Y3 | Y2 | Y1 | Y0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | I |
0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 |
0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 |
1 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 1 | 1 | I | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
根據上述真值表,我們可以很容易地利用低階多路複用器實現1×8解多路複用器。1×8解多路複用器的框圖如下所示。

公共選擇線 s1 & s0 應用於兩個1×4解多路複用器。上部1×4解多路複用器的輸出為Y7到Y4,下部1×4解多路複用器的輸出為Y3到Y0。
另一個選擇線 s2 應用於1×2解多路複用器。如果s2為零,則下部1×4解多路複用器的四個輸出之一將等於輸入I,這取決於選擇線s1 & s0的值。類似地,如果s2為一,則上部1×4解多路複用器的四個輸出之一將等於輸入I,這取決於選擇線s1 & s0的值。
高階多路分解器的實現
在本節中,讓我們使用1×8解多路複用器和1×2解多路複用器來實現1×16解多路複用器。我們知道1×8解多路複用器具有單個輸入、三個選擇線和八個輸出。而1×16解多路複用器具有單個輸入、四個選擇線和十六個輸出。
因此,為了獲得最終的十六個輸出,我們需要在第二級使用兩個1×8解多路複用器。由於第二級的輸入數量為兩個,因此我們需要在第一級使用1×2解多路複用器,以便第一級的輸出成為第二級的輸入。這個1×2解多路複用器的輸入將是1×16解多路複用器的整體輸入。
假設1×16解多路複用器有一個輸入I,四個選擇線s3、s2、s1 & s0和輸出Y15到Y0。使用低階多路複用器的1×16解多路複用器的框圖如下所示。

公共選擇線 s2、s1 & s0 應用於兩個1×8解多路複用器。上部1×8解多路複用器的輸出為Y15到Y8,下部1×8解多路複用器的輸出為Y7到Y0。
另一個選擇線 s3 應用於1×2解多路複用器。如果s3為零,則下部1×8解多路複用器的八個輸出之一將等於輸入I,這取決於選擇線s2、s1 & s0的值。類似地,如果s3為一,則上部1×8解多路複用器的八個輸出之一將等於輸入I,這取決於選擇線s2、s1 & s0的值。
用作解多路複用器的積體電路(IC)
解多路複用器也可以積體電路的形式構建。有幾種型別的積體電路可用作解多路複用器。其中一些常見的列在下面:
- 74139 IC用作1×4解多路複用器
- 74237 IC用作1×8解多路複用器
- 74154 IC用作1×16解多路複用器
解多路複用器的優點
解多路複用器的主要優點如下:
- 透過使用解多路複用器,我們可以提高通訊系統的效率。
- 解多路複用器可以將不同訊號從混合訊號流中分離出來。
- 解多路複用器可以解碼由多路複用器產生的訊號。
解多路複用器的缺點
解多路複用器的主要缺點如下:
- 使用解多路複用器會導致頻寬浪費。
- 訊號同步可能會導致系統延遲。
解多路複用器的應用
解多路複用器是一種重要的組合邏輯電路,廣泛應用於許多應用中。解多路複用器的一些重要用途如下:
- 解多路複用器用於多個輸入輸出裝置的資料路由。
- 解多路複用器用於數字控制系統中,從相互關聯的訊號流中選擇一個訊號。
- 解多路複用器也用於同步系統中的資料傳輸。
- 解多路複用器也用於資料採集系統。
- 解多路複用器可用於生成布林函式。
- 解多路複用器可用於串並轉換器。
- 解多路複用器用於ATM分組的廣播。
- 解多路複用器也可用於設計自動測試裝置等。
這就是關於解多路複用器、其型別和應用的全部內容。