- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平與脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 有符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 編碼轉換
- 錯誤檢測與糾錯碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門比較
- 雙電平邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 標準或與式轉標準或與式
- 化簡技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克拉斯基方法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 利用布林代數進行化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 用4:1多路選擇器實現2變數函式
- 用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器比較
- 奇偶校驗位生成器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 七段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD碼轉換器
- BCD碼轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD碼轉餘3碼轉換器
- 餘3碼轉BCD碼轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器比較
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘的SR觸發器
- 無時鐘的SR觸發器
- 帶時鐘的JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- DAC和ADC積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 用CMOS實現與非/或非門
- 用與非門實現全減器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
JK觸發器中的競爭冒險現象
在討論競爭冒險現象之前,讓我們先簡要介紹一下JK觸發器及其方框圖和真值表。
JK觸發器
JK觸發器是一種一位儲存器件,具有兩個穩定狀態。JK觸發器的方框圖表示如圖1所示。
它有兩個輸入,分別用“J”和“K”表示,一個用於電路同步的時鐘輸入,以及兩個輸出,分別用Q和Q'表示。
當時鍾訊號不存在時,JK觸發器的輸出與輸入J和K無關。當時鍾訊號存在時,JK觸發器的輸出根據輸入J和K發生變化。
JK觸發器真值表
JK觸發器的操作可以透過其真值表進行研究,如下所示:
| 輸入 | 前一狀態 | 輸出(下一狀態) | 註釋 | |
|---|---|---|---|---|
| J | K | Qn | Qn+1 | |
| 0 | 0 | 0 | 0 | 無變化 |
| 0 | 0 | 1 | 1 | 無變化 |
| 0 | 1 | 0 | 0 | 復位 |
| 0 | 1 | 1 | 0 | 復位 |
| 1 | 0 | 0 | 1 | 置位 |
| 1 | 0 | 1 | 1 | 置位 |
| 1 | 1 | 0 | 1 | 翻轉 |
| 1 | 1 | 1 | 0 | 翻轉 |
現在,讓我們討論一下JK觸發器中的競爭冒險現象。
JK觸發器中的競爭冒險現象
從上面JK觸發器的真值表可以看出,當J=1且K=1時,輸出Qn+1=Qn',這意味著對於輸入J=1和K=1,JK觸發器充當一個翻轉開關。
讓我們考慮輸入J=1和K=1,以及輸出Q=0。在觸發器的傳播延遲(設為Δt)之後,JK觸發器的輸出從0變為1。眾所周知,JK觸發器的輸出連線到其輸入。因此,輸出也充當輸入,因此在下一個延遲(Δt)之後,輸出將從1變為0。這個過程將持續到施加的時鐘訊號結束。因此,JK觸發器的輸出是不確定的。JK觸發器的這種情況稱為競爭冒險現象。
JK觸發器中的競爭冒險現象如圖2所示,其中T是時鐘脈衝的總持續時間。
如何避免競爭冒險現象?
在輸入在時鐘脈衝期間不發生變化的觸發器中,不存在競爭冒險現象的問題。但是,在JK觸發器的情況下,由於輸入和輸出之間存在反饋路徑,輸入在時鐘脈衝期間會發生變化。因此,在JK觸發器中,競爭冒險現象是一個主要問題。
可以透過增加觸發器的延遲來避免競爭冒險現象和輸出的不確定性。為此,觸發器的延遲必須大於時鐘訊號的持續時間,即Δt > T。換句話說,施加的時鐘訊號的持續時間(T)必須減少,使其小於觸發器的延遲(Δt)。
然而,增加觸發器的延遲不是一個好的做法,因為它會降低系統的速度。另一方面,將時鐘脈衝的持續時間(T)減少到小於觸發器的延遲(Δt)也相當困難。這是因為JK觸發器的延遲(Δt)大約為納秒級。
因此,解決JK觸發器中競爭冒險現象的最實用方法是在主從模式下使用JK觸發器。在JK觸發器的主從模式下,兩個JK觸發器級聯。
這就是關於JK觸發器中競爭冒險現象及其解決方法的所有內容。