- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平與脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 進位制系統
- 進位制系統
- 二進位制數表示
- 二進位制運算
- 帶符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 程式碼轉換
- 錯誤檢測與糾錯碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 或與式轉標準或與式
- 化簡技巧
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基方法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 利用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字算術電路
- 多路選擇器
- 多路選擇器設計流程
- 多路選擇器通用門
- 用4:1多路選擇器實現2變數函式
- 用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘3碼轉換器
- 餘3碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器比較
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加法/減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘SR觸發器
- 無時鐘SR觸發器
- 帶時鐘JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 用與非門實現全減器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
用與非門實現或門
與非門是一種通用邏輯閘,可以用它來實現任何邏輯閘。閱讀本教程,瞭解如何使用與非門實現或門。在進入實現部分之前,讓我們簡要概述一下或門和與非門。
什麼是或門?
或門是一種基本的邏輯閘。或門可以接受兩個或兩個以上的輸入,但只輸出一個輸出。如果任何一個輸入處於高電平(邏輯1)狀態,則或門輸出高電平(邏輯1);否則,輸出低電平(邏輯0)。因此,只有當所有輸入都處於低電平(邏輯0)狀態時,或門的輸出才為低電平(邏輯0)。
或門也被稱為“任意或全部門”或“包含或門”。圖1顯示了雙輸入或門的邏輯符號。
或門的輸出方程
如果A和B是輸入變數,Y是輸出變數,則或門的輸出方程為:
$$\mathrm{Y \: = \: A \: + \: B}$$
其中,“+”符號表示或運算。讀作Y等於A或B。
或門的真值表
顯示邏輯閘輸入和輸出之間關係的表稱為真值表。以下是或門的真值表:
| 輸入 | 輸出 | |
|---|---|---|
| A | B | Y = A + B |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
什麼是與非門?
與非門是一種通用邏輯閘。通用邏輯閘是指可以用來實現任何邏輯表示式或任何其他型別邏輯閘的邏輯閘。
與非門基本上是兩個基本邏輯閘(即與門和非門)的組合,即:
$$\mathrm{與非邏輯 \: = \: 與邏輯 \: + \: 非邏輯}$$
與非門是一種邏輯閘,當所有輸入都為高電平時,其輸出為低電平(邏輯0);當任何一個輸入為低電平(邏輯0)時,其輸出為高電平(邏輯1)。因此,與非門的操作與與門相反。圖2顯示了雙輸入與非門的邏輯符號。
與非門的輸出方程
如果A和B是輸入變數,Y是與非門的輸出變數,則其輸出由下式給出:
$$\mathrm{Y \: = \: \overline{A \: \cdot \: B} \: = \: (A \: \cdot \: B)'}$$
讀作“Y等於A·B的非”。
與非門的真值表
以下是與非門的真值表:
| 輸入 | 輸出 | |
|---|---|---|
| A | B | Y = (A·B)' |
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
現在,讓我們討論如何用與非門實現或門。
用與非門實現或門
與非門是一種通用門,因此可以用它來實現或門。圖3顯示了使用與非門實現或門的方案。
圖3所示的與非電路等效於或門。它也稱為帶氣泡的與非門,帶氣泡的與非門在操作上等效於或門。
使用與非門實現或門的原理
為了用與非門實現或門,我們首先對輸入A和B取反。這是透過上圖3中的與非門1和2完成的。然後,將這些反向輸入,即A'和B',應用於一個與非門(與非門3)。因此,我們得到:
$$\mathrm{Y \: = \: \overline{\bar{A} \: \cdot \: \bar{B}}}$$
利用德摩根定律,我們有:
$$\mathrm{Y \: = \: \bar{\bar{A}} \: + \: \bar{\bar{B}} \: = \: A \: + \: B}$$
這是或門的輸出方程。因此,圖3中的與非門邏輯電路等效於或門。