
- 數位電子教程
- 數位電子 - 首頁
- 數位電子基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優點
- 數制
- 數制
- 二進位制數表示
- 二進位制運算
- 有符號二進位制運算
- 八進位制運算
- 十六進位制運算
- 補碼運算
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制編碼
- 二進位制編碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 編碼轉換
- 錯誤檢測與糾錯碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現或門
- 與門與或門
- 雙電平邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 標準或與式轉標準或與式
- 最小化技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基方法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 用布林代數化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路複用器
- 多路複用器設計步驟
- 多路複用器通用門
- 用4:1多路複用器實現2變數函式
- 用8:1多路複用器實現3變數函式
- 多路分配器
- 多路複用器與多路分配器
- 奇偶校驗位生成器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 7段LED顯示器
- 編碼轉換器
- 編碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘3碼轉換器
- 餘3碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘的SR觸發器
- 無時鐘的SR觸發器
- 帶時鐘的JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方式:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- 模數和數模轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器積體電路
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 用CMOS實現與非/或非門
- 用與非門實現全減器
- 用2:1多路複用器實現與門
- 用2:1多路複用器實現或門
- 用2:1多路複用器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數字電子系列
- 數字電子系列
- CPU架構
- CPU架構
- 數位電子資源
- 數位電子 - 快速指南
- 數位電子 - 資源
- 數位電子 - 討論
用NOR門實現異或門
在數位電路設計中,邏輯閘是執行各種邏輯操作的關鍵元件。其中一個門是XOR(異或)門,當輸入彼此不同時產生高輸出。本教程將討論使用NOR門構建XOR門的一個有趣方法。瞭解這種實現有助於我們更好地理解邏輯閘的靈活性和它們之間的關係。
什麼是XOR門?
XOR(異或)門是另一個基本邏輯閘,廣泛應用於數位電路中。當輸入中有奇數個高電平時,它產生高輸出。換句話說,只有當輸入彼此不同時,輸出才為高電平。
XOR門的真值表
一個雙輸入XOR門的真值表如下所示:
輸入A | 輸入B | 輸出 |
---|---|---|
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
雙輸入XOR門的布林表示式為:
$$\mathrm{Output \: = \: A \: \oplus \: B}$$
其中'$\mathrm{\oplus}$'表示XOR運算。
NOR門
NOR門是一種邏輯閘,執行邏輯析取(OR)然後執行邏輯否定(NOT)。它從兩個或多個輸入訊號生成單個輸出訊號。只有當NOR門的所有輸入都為低電平(0)時,輸出才為高電平(1),對於所有其他輸入配置,輸出都為低電平(0)。
NOR門的真值表
一個雙輸入NOR門的真值表如下所示:
輸入A | 輸入B | 輸出 |
---|---|---|
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
輸入A
$$\mathrm{Output \: = \: \thicksim \: (A \: + \: B)}$$
其中'~'表示邏輯否定(NOT),'+'表示邏輯析取(OR)。
NOR門在數位電路中得到了廣泛應用,可以使用它們實現許多其他邏輯閘和複雜的數位電路。由於它們被認為是通用門,因此任何其他邏輯閘或電路都可以僅用NOR門構建。
用NOR門實現異或門
使用僅NOR門構建XOR門的電路圖至少需要五個NOR門。也可以使用超過五個NOR門包含XOR門。下圖顯示了使用五個NOR門構建XOR門的示意圖。

$$\mathrm{Y \: = \: (A \: \overline{B} \: + \: \overline{A} \: B)}$$
以下是如何從上述電路中獲得XOR門的輸出:
最左邊的NOR門輸入為A和B,其輸出為$\mathrm{\overline{A+B}}$
上部NOR門的輸入為A和$\mathrm{\overline{A+B}}$,輸出為$\mathrm{\overline{A \: + \: \overline{A+B}}}$
同樣,下部NOR門的輸入為B和$\mathrm{\overline{A+B}}$,輸出為$\mathrm{\overline{B \: + \: \overline{A+B}}}$
第4個NOR門的輸入為上部和下部NOR門的輸出,即$\mathrm{\overline{A \: + \: \overline{A+B}}}$和$\mathrm{\overline{B \: + \: \overline{A+B}}}$
第4個NOR門的輸出= $\mathrm{\overline{\overline{A \: + \: \overline{A+B}} \: + \: \overline{B \: + \: \overline{A+B}}}}$
$\mathrm{= \: \overline{\overline{A}\cdot \: \overline{(\overline{A \: + \: B})} \: + \: \overline{B}\cdot \: \overline{(\overline{A \: + \: B})}}}$
$\mathrm{\overline{\overline{A}\cdot \: (A \: + \: B) \: + \: \overline{B}\cdot \: (A \: + \: B)}}$
$\mathrm{\overline{\overline{A}\cdot \: A \: + \: \overline{A}\cdot \: B \: + \: \overline{B}\cdot \: A \: + \: \overline{B}\cdot \: B}}$
$\mathrm{\overline{\overline{A}\cdot \: B \: + \: \overline{B}\cdot \: A}}$
現在,這是最後一個或第5個NOR門的輸入。此NOR門將其輸入的反轉作為輸出。因此,上述電路的最終輸出為$\mathrm{\overline{\overline{B\cdot \overline{A} \: + \: \overline{B}\cdot \: A}}}$或$\mathrm{Y \: = \: (A\cdot \overline{B} \: + \: \overline{A}\cdot \: B)}$
這是XOR門的輸出。因此,上述基於NOR門的電路是XOR門的電路。
因此,上述電路的輸出與XOR門的輸出相同。因此,上述電路表示使用與非門構建的異或門的電路圖。