數位電子技術中的半加器



加法是各種電子裝置(如計算機、計算器等)執行的最基本運算之一。執行兩個或多個數字(更具體地說是二進位制數字)加法的電子電路稱為加法器。由於邏輯電路使用二進位制數系統進行運算,因此加法器被稱為二進位制加法器

根據電路可以相加的位數,加法器(或二進位制加法器)分為兩種:

  • 半加器
  • 全加器

在本文中,我們將討論半加器,包括其定義、電路圖、真值表、卡諾圖、特性方程和應用。

什麼是半加器?

設計用於相加兩個二進位制位的組合邏輯電路稱為半加器。半加器提供輸出以及進位值(如有)。半加器電路透過連線一個異或門和一個與門來設計。它有兩個輸入端和兩個輸出端,分別用於和與進位。半加器的框圖和電路圖如圖1所示。

Half Adder Block Diagram

從半加器的邏輯電路圖可以看出,A和B是兩個輸入位,S是輸出和,C是輸出進位位。

在半加器中,異或門的輸出是兩位的和,與門的輸出是進位。然而,由於一次加法得到的進位不會傳遞到下一次加法,因此它被稱為半加器。

半加器的操作

半加器根據二進位制加法的規則相加兩個二進位制位。這些規則如下:

$$\mathrm{0 \: + \: 0 \: = \: 0}$$

$$\mathrm{0 \: + \: 1 \: = \: 1}$$

$$\mathrm{1 \: + \: 0 \: = \: 1}$$

$$\mathrm{1 \: + \: 1 \: = \: 10 \: (Sum \: = \: 0 \: \& \: Carry \: = \: 1)}$$

根據這些二進位制加法規則,我們可以看到前三個運算產生的和的長度是一位,而對於最後一個運算(1和1),和由兩位組成。這裡,結果的MSB(最高有效位)稱為進位(為1),LSB(最低有效位)稱為和(為0)。

半加器的真值表

真值表給出了邏輯電路的輸入和輸出之間的關係,並解釋了電路的操作。以下是半加器的真值表:

輸入 輸出
A B S(和) C(進位)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

半加器的卡諾圖

我們可以使用卡諾圖(Karnaugh Map),一種簡化布林代數的方法,來確定半加器電路的和位(S)和輸出進位位(C)的方程。

半加器電路的卡諾圖如圖2所示。(此處應插入圖2)

K-Map for Half Adder

半加器的特性方程

半加器的特性方程,即和(S)和進位(C)的方程,是根據二進位制加法規則得到的。這些方程如下:

半加器的和(S)是A和B的異或。因此,

$$\mathrm{Sum, \: S \: = \: A \: \oplus B \: = \: AB' \: + \: A'B }$$

半加器的進位(C)是A和B的與。因此,

$$\mathrm{Carry, \: C \: = \: A \cdot B }$$

半加器的應用

以下是半加器的一些重要應用:

  • 半加器用於計算機處理器算術邏輯單元 (ALU) 中以相加二進位制位。
  • 半加器用於實現全加器電路。
  • 半加器用於計算器中。
  • 半加器用於計算地址和表格。

結論

從以上討論中,我們可以得出結論,半加器是不同電子裝置中用於執行兩個二進位制位相加的基本算術電路之一。半加器的主要缺點是它不能將從前一階段加法得到的進位相加。為了克服這個缺點,在電子系統中使用全加器。

廣告