
- 數位電子技術教程
- 數位電子技術 - 首頁
- 數位電子技術基礎
- 數字系統型別
- 訊號型別
- 邏輯電平和脈衝波形
- 數字系統元件
- 數字邏輯運算
- 數字系統優勢
- 數制
- 數制
- 二進位制數的表示
- 二進位制算術
- 有符號二進位制算術
- 八進位制算術
- 十六進位制算術
- 補碼算術
- 進位制轉換
- 進位制轉換
- 二進位制轉十進位制
- 十進位制轉二進位制
- 二進位制轉八進位制
- 八進位制轉二進位制
- 八進位制轉十進位制
- 十進位制轉八進位制
- 十六進位制轉二進位制
- 二進位制轉十六進位制
- 十六進位制轉十進位制
- 十進位制轉十六進位制
- 八進位制轉十六進位制
- 十六進位制轉八進位制
- 二進位制碼
- 二進位制碼
- 8421 BCD碼
- 餘3碼
- 格雷碼
- ASCII碼
- EBCDIC碼
- 碼制轉換
- 錯誤檢測與糾正碼
- 邏輯閘
- 邏輯閘
- 與門
- 或門
- 非門
- 通用門
- 異或門
- 異或非門
- CMOS邏輯閘
- 用二極體電阻邏輯實現的或門
- 與門與或門的比較
- 兩級邏輯實現
- 閾值邏輯
- 布林代數
- 布林代數
- 布林代數定律
- 布林函式
- 德摩根定理
- 標準與或式和標準或與式
- 標準或與式轉為標準或與式
- 化簡技術
- 卡諾圖化簡
- 三變數卡諾圖
- 四變數卡諾圖
- 五變數卡諾圖
- 六變數卡諾圖
- 無關項
- 奎因-麥克斯拉斯基方法
- 最小項和最大項
- 規範式和標準式
- 最大項表示
- 利用布林代數進行化簡
- 組合邏輯電路
- 數字組合電路
- 數字運算電路
- 多路選擇器
- 多路選擇器設計步驟
- 多路選擇器通用門
- 用4:1多路選擇器實現2變數函式
- 用8:1多路選擇器實現3變數函式
- 多路分配器
- 多路選擇器與多路分配器的比較
- 奇偶校驗位發生器和校驗器
- 比較器
- 編碼器
- 鍵盤編碼器
- 優先編碼器
- 譯碼器
- 算術邏輯單元
- 七段LED顯示器
- 程式碼轉換器
- 程式碼轉換器
- 二進位制轉十進位制轉換器
- 十進位制轉BCD轉換器
- BCD轉十進位制轉換器
- 二進位制轉格雷碼轉換器
- 格雷碼轉二進位制轉換器
- BCD轉餘3碼轉換器
- 餘3碼轉BCD轉換器
- 加法器
- 半加器
- 全加器
- 序列加法器
- 並行加法器
- 用半加器實現全加器
- 半加器與全加器的比較
- 用與非門實現全加器
- 用與非門實現半加器
- 二進位制加法器-減法器
- 減法器
- 半減器
- 全減器
- 並行減法器
- 用兩個半減器實現全減器
- 用與非門實現半減器
- 時序邏輯電路
- 數字時序電路
- 時鐘訊號和觸發
- 鎖存器
- 移位暫存器
- 移位暫存器的應用
- 二進位制暫存器
- 雙向移位暫存器
- 計數器
- 二進位制計數器
- 非二進位制計數器
- 同步計數器設計
- 同步計數器與非同步計數器的比較
- 有限狀態機
- 演算法狀態機
- 觸發器
- 觸發器
- 觸發器的轉換
- D觸發器
- JK觸發器
- T觸發器
- SR觸發器
- 帶時鐘的SR觸發器
- 無時鐘SR觸發器
- 帶時鐘的JK觸發器
- JK觸發器轉T觸發器
- SR觸發器轉JK觸發器
- 觸發方法:觸發器
- 邊沿觸發觸發器
- 主從JK觸發器
- 競爭冒險現象
- A/D和D/A轉換器
- 模數轉換器
- 數模轉換器
- 數模轉換器和模數轉換器IC
- 邏輯閘的實現
- 用與非門實現非門
- 用與非門實現或門
- 用與非門實現與門
- 用與非門實現或非門
- 用與非門實現異或門
- 用與非門實現異或非門
- 用或非門實現非門
- 用或非門實現或門
- 用或非門實現與門
- 用或非門實現與非門
- 用或非門實現異或門
- 用或非門實現異或非門
- 使用CMOS的與非/或非門
- 用與非門實現全減器
- 用2:1多路選擇器實現與門
- 用2:1多路選擇器實現或門
- 用2:1多路選擇器實現非門
- 儲存器件
- 儲存器件
- RAM和ROM
- 快取記憶體儲存器設計
- 可程式設計邏輯器件
- 可程式設計邏輯器件
- 可程式設計邏輯陣列
- 可程式設計陣列邏輯
- 現場可程式設計門陣列
- 數位電子技術系列
- 數位電子技術系列
- CPU架構
- CPU架構
- 數位電子技術資源
- 數位電子技術 - 快速指南
- 數位電子技術 - 資源
- 數位電子技術 - 討論
數位電子技術中的半加器
加法是各種電子裝置(如計算機、計算器等)執行的最基本運算之一。執行兩個或多個數字(更具體地說是二進位制數字)加法的電子電路稱為加法器。由於邏輯電路使用二進位制數系統進行運算,因此加法器被稱為二進位制加法器。
根據電路可以相加的位數,加法器(或二進位制加法器)分為兩種:
- 半加器
- 全加器
在本文中,我們將討論半加器,包括其定義、電路圖、真值表、卡諾圖、特性方程和應用。
什麼是半加器?
設計用於相加兩個二進位制位的組合邏輯電路稱為半加器。半加器提供輸出以及進位值(如有)。半加器電路透過連線一個異或門和一個與門來設計。它有兩個輸入端和兩個輸出端,分別用於和與進位。半加器的框圖和電路圖如圖1所示。

從半加器的邏輯電路圖可以看出,A和B是兩個輸入位,S是輸出和,C是輸出進位位。
在半加器中,異或門的輸出是兩位的和,與門的輸出是進位。然而,由於一次加法得到的進位不會傳遞到下一次加法,因此它被稱為半加器。
半加器的操作
半加器根據二進位制加法的規則相加兩個二進位制位。這些規則如下:
$$\mathrm{0 \: + \: 0 \: = \: 0}$$
$$\mathrm{0 \: + \: 1 \: = \: 1}$$
$$\mathrm{1 \: + \: 0 \: = \: 1}$$
$$\mathrm{1 \: + \: 1 \: = \: 10 \: (Sum \: = \: 0 \: \& \: Carry \: = \: 1)}$$
根據這些二進位制加法規則,我們可以看到前三個運算產生的和的長度是一位,而對於最後一個運算(1和1),和由兩位組成。這裡,結果的MSB(最高有效位)稱為進位(為1),LSB(最低有效位)稱為和(為0)。
半加器的真值表
真值表給出了邏輯電路的輸入和輸出之間的關係,並解釋了電路的操作。以下是半加器的真值表:
輸入 | 輸出 | ||
---|---|---|---|
A | B | S(和) | C(進位) |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
半加器的卡諾圖
我們可以使用卡諾圖(Karnaugh Map),一種簡化布林代數的方法,來確定半加器電路的和位(S)和輸出進位位(C)的方程。
半加器電路的卡諾圖如圖2所示。(此處應插入圖2)

半加器的特性方程
半加器的特性方程,即和(S)和進位(C)的方程,是根據二進位制加法規則得到的。這些方程如下:
半加器的和(S)是A和B的異或。因此,
$$\mathrm{Sum, \: S \: = \: A \: \oplus B \: = \: AB' \: + \: A'B }$$
半加器的進位(C)是A和B的與。因此,
$$\mathrm{Carry, \: C \: = \: A \cdot B }$$
半加器的應用
以下是半加器的一些重要應用:
- 半加器用於計算機處理器算術邏輯單元 (ALU) 中以相加二進位制位。
- 半加器用於實現全加器電路。
- 半加器用於計算器中。
- 半加器用於計算地址和表格。
結論
從以上討論中,我們可以得出結論,半加器是不同電子裝置中用於執行兩個二進位制位相加的基本算術電路之一。半加器的主要缺點是它不能將從前一階段加法得到的進位相加。為了克服這個缺點,在電子系統中使用全加器。