帶時鐘的JK觸發器

在數位電子學中，觸發器是許多電子電路中使用的最基本的儲存單元，用於儲存1位資訊。觸發器基本上是一個具有兩個穩定狀態的雙穩態多諧振盪器。

觸發器由組合邏輯閘組成。然而，邏輯閘本身無法儲存資訊，但是當多個邏輯閘以特定方式連線時，它們可以儲存資訊。此外，觸發器是所有時序邏輯電路的最基本構建塊。觸發器的框圖如圖1所示。

觸發器具有一或多個輸入和兩個輸出，通常用Q和Q'表示，以及一個時鐘輸入。時鐘輸入用於觸發觸發器，以便它可以改變其輸出的狀態。

有幾種型別的觸發器，例如SR觸發器、JK觸發器、D觸發器和T觸發器。每種型別的觸發器都具有其獨特的屬性和特性，適用於特定目的。

本文旨在解釋帶時鐘JK觸發器的電路圖、真值表和布林表示式。所以讓我們從帶時鐘JK觸發器的基本介紹開始。

什麼是帶時鐘的JK觸發器？

具有兩個分別由字母J和K指定的輸入的觸發器稱為JK觸發器。在JK觸發器的情況下，符號J和K類似於SR觸發器中的字母S和R。

從技術上講，JK觸發器基本上是對SR觸發器的改進，其中定義了SR觸發器的無效或禁止狀態。

JK觸發器的框圖如圖2所示。

JK觸發器的邏輯電路圖如圖3所示。

因此，JK觸發器有兩個輸入，分別標記為J和K，以及兩個輸出，Q和Q'。它還有一個額外的時鐘訊號輸入端。時鐘訊號用於同步觸發器電路。

JK觸發器以發明積體電路(IC)的發明者傑克·基爾比的名字命名，他於1958年發明了積體電路。

帶時鐘JK觸發器的操作

下面解釋帶時鐘JK觸發器的上述電路的操作：

當沒有時鐘訊號時，電路將保持非活動狀態，並且NAND門3和4的輸出不會隨著J和K輸入的任何變化而變化。

當將時鐘訊號施加到電路時，NAND門3和4的輸出將根據J和K輸入而定。在這種情況下，電路將按照下表所述工作：

從帶時鐘JK觸發器的真值表中，我們可以匯出觸發器的特性方程如下：

因此，JK觸發器的特性方程為：

$$\mathrm{Q_{n+1}\:=\:JQ_{n}^{'}\:+\:K'Q_{n}}$$

帶時鐘JK觸發器的優點

以下是JK觸發器的主要優點：

• 在JK觸發器中，不會出現禁止狀態。
• 在JK觸發器中，代替禁止狀態的是當前狀態翻轉，即當兩個輸入（J和K）都為1時，當前狀態取反。

這就是數位電子學中帶時鐘JK觸發器的全部內容。