我們用匯編語言編寫了一個 8085 程式，用於實現一個由邏輯控制器介面使用的十進位制計數器。起始計數的輸入必須透過完整的介面輸入，並且我們將計數顯示在介面上。讓我們考慮一個關於此的示例程式 - 後續的程式應該始終包含一個無限迴圈，直到使用者的輸入包含一個僅對埠 B 有效的兩位十進位制編碼二進位制值。之後，初始計數將顯示為... 閱讀更多

我們使用邏輯控制器，它在工業中用於軟體控制過程。它通常接受多個輸入，執行一系列完整的算術和邏輯運算。生成的輸出用於將過程維持在指定的期望範圍內。它提供過程在任何時間點的狀態的視覺化顯示。邏輯控制器介面並提供 12 條線的緩衝輸出，這些輸出僅饋送到為使用者指定的 12 條線的緩衝輸入。... 閱讀更多

我們使用邏輯控制器，它在工業中用於軟體控制過程。它通常接受多個輸入，執行一系列完整的算術和邏輯運算。生成的輸出用於將過程維持在指定的期望範圍內。它提供過程在任何時間點的狀態的視覺化顯示。邏輯控制器介面並提供 12 條線的緩衝輸出，這些輸出僅饋送到為使用者指定的 12 條線的緩衝輸入。... 閱讀更多

當今的儲存器和外圍晶片對於以 3MHz 頻率工作的 8085 處理器來說非常快。因此我們不需要等待狀態。如果我們使用以 5MHz 頻率工作的 8085AH-2，那麼我們需要在 T2 和 T3 之間插入一個等待狀態。該電路使用 D 型正邊沿觸發翻轉觸發器，帶有低電平有效的復位輸入。在 T1 的開始，地址鎖存使能變為高電平，導致 Q1 變為高電平。由於 Q1 和 D2 相連，因此 D2 在整個 T1 期間保持高電平。... 閱讀更多

8085AH-2 始終以 200nS 的時鐘週期工作。我們透過假設 8085AH-2 在 0 nS 時傳送有效的地址和 IO/M* 訊號來開始計算。然後，算術邏輯單元在 50 nS (tAL) 時移動到狀態 0，並且 RD* 在 115 nS (tAC) 時被啟用。考慮到 tAcc 的最早資料輸出時間：從 A13 到 A18 的地址透過八路線驅動器 74LS244 從 8085 處理器接收到的 27128 在 12 ns 的時間內。從 A7 到 A0 的地址透過 74LS373 從 8085 處理器接收到的 27128。因此... 閱讀更多

讓我們根據 tAD、tLDR 和 tRD 引數執行記憶體相容性檢查。關於 tAD 的相容性：從 A15 到 A0 的地址上有效地址與從 AD7 到 AD0 的地址上有效資料之間的時間間隔。對於 8085AH，T 狀態工作為 320 nS，但它最多包含 575 nS。但在此處，有效資料可用 365 nS。因此，記憶體的速度與 575 nS - 365 nS = 210 nS 的額外時間裕度相容。關於 tLDR 的相容性：邊沿之間的時間間隔... 閱讀更多

8085AH 在 270 nS 時啟用 RD* 訊號。該訊號透過八路線驅動器 74LS241 傳播延遲 12nS 後移動到 27128 的 OE* 引腳。因此，27128 在 282 nS 時間結束時接收到 OE* 訊號。因此，資料只能在 282 nS + tOE = 282 nS + 75 nS + 357 nS 的時間內從 27128 的 D7 到 D0 引腳輸出。從前面討論的內容可以清楚地看出，考慮到所有三個引數 tACC、tCE 和... 閱讀更多

74138 透過八路線驅動器 74LS244 從 8085 處理器接收從 A15 到 A14 的地址，該驅動器延遲 12-nS。同時，IO/M* 訊號透過 74LS244 從 8085 處理器接收。然後，CS* 訊號由 74LS138（一個 3 到 8 解碼器）接收，延遲 22 納秒。因此，27128 在 34 nS 結束時接收 CS* 訊號。因此，資料只能在 34 nS + tCE = 34 nS + 200 nS = 234 nS 的時間內從 27128 的 D7 到 D0 引腳輸出。在 ALS 套件中訪問 27128 EPROM 所涉及的延遲。MR 機器週期的匯流排時序特性

27128 透過八路線驅動器 74LS244 從 8085AH 接收地址 A13-8，該驅動器具有 12 nS 的傳播延遲。從 A7-0 的地址透過八路鎖存器 74LS373 從 8085AH 接收到的 27128，該鎖存器具有 30 nS 的傳播延遲。因此，27128 在 30 nS 結束時接收從 A13-0 的地址。因此，資料只能在 30 nS + tAcc = 30 nS + 200 nS = 230 nS 的時間內在 27128 的 D7-0 引腳上輸出。在 ALS 套件中訪問 27128 EPROM 所涉及的延遲。MR 機器週期的匯流排時序特性

在機器週期中的 T2 狀態結束時，8085 處理器檢測 Ready 輸入引腳。如果它是邏輯 0，8085 處理器進入 Twait 狀態，否則它進入 T3 狀態。Ready 輸入永久固定為邏輯 1。系統中的記憶體晶片和輸入輸出埠與 8085 具有相同的速度。否則，應由外部電路生成適當數量的等待狀態。實際上，在 ALS 套件中，Ready 引腳應固定為邏輯 1。例如，我們檢查是否使用了 27128A-20 16K×8 EPROM 晶片... 閱讀更多