考慮 8085 微處理器的 TCE 的最早資料輸出時間

74138 從 8085 處理器接收地址範圍為 A15 至 A14，方法是透過八進位制線路驅動器 74LS244，延遲 12nS。同時，IO/M* 訊號透過 74LS244 從 8085 處理器接收。之後，CS* 訊號由 3 至 8 解碼器的 74LS138 接收到，延遲 22 納秒。因此，27128 在 34nS 結束時接收 CS* 訊號。因此，資料僅從 27128 的 D₇ 至 D₀ 引腳輸出，為 34nS + t_CE = 34nS + 200nS = 234nS。

 在 ALS 套件中訪問 27128 EPROM 時涉及的延遲。

MR 機器週期的匯流排時序特性

George John

更新於：30-7-2019

104 次瀏覽

開啟你的 事業

完成課程獲取認證

開始