資料結構
網路
RDBMS
作業系統
Java
MS Excel
iOS
HTML
CSS
Android
Python
C 語言程式設計
C++
C#
MongoDB
MySQL
Javascript
PHP
物理學
化學
生物學
數學
英語
經濟學
心理學
社會學
時尚研究
法律研究Z-80 引腳
Zilog Z-80 是一款 40 引腳 DIP 微處理器。在這裡，我們將看到 Z-80 的實際引腳級圖以及它的功能引腳圖。
這是 Z-80 微處理器的實際引腳圖。現在我們將看到它的功能引腳圖。
現在讓我們看看 Z-80 微處理器的引腳功能。
| 引腳 | 型別 | 功能 |
|---|---|---|
| A15 – A0 | 輸出 | 16 位地址匯流排，提供記憶體地址（最多 64KB） |
| D7 – D0 | 輸入/輸出 | 8 位雙向資料匯流排，用於在記憶體/IO 裝置和 CPU 之間傳輸資料。 |
| BUSACK | 輸出 | 它是匯流排應答引腳。它指示請求裝置地址匯流排、資料匯流排、控制匯流排進入高阻抗狀態。 |
| BUSREQ | 輸入 | 匯流排請求引腳強制地址匯流排、資料匯流排和控制匯流排進入高阻抗狀態。它總是在每個機器週期結束時被識別。 |
| HALT | 輸出 | 停止狀態指示 CPU 已執行停止指令並等待中斷。 |
| INT | 輸入 | 中斷請求引腳用於由 IO 裝置生成中斷。執行每條指令後，CPU 檢查中斷請求。 |
| IORQ | 輸出 | 輸入輸出請求引腳用於在需要與 IO 埠通訊時返回低 (0) 訊號。 |
| M1 | 輸出 | 它指示機器週期 1。因此，當指令的第一個機器週期正在進行時，CPU 會啟用此輸出。 |
| MREQ | 輸出 | 記憶體請求引腳用於在需要與記憶體塊通訊時返回低 (0) 訊號。 |
| RD | 輸出 | 它指示 CPU 想要從記憶體或 IO 裝置讀取資料。 |
| WR | 輸出 | 它指示資料匯流排包含要儲存在定址的記憶體或 IO 位置中的資料。 |
| NMI | 輸入 | 非遮蔽中斷引腳是負邊沿觸發的。它的優先順序高於INT。它不依賴於中斷使能觸發器的狀態。它會自動強制 CPU 從地址 0066H 處重新啟動。 |
| RESET | 輸入 | 它重置當前的中斷使能觸發器，清除程式計數器 (PC) 以及 I 和 R 暫存器。地址和資料匯流排進入高阻抗狀態。 |
| RFSH | 輸出 | RFSH 和 MREQ 都可以用來指示地址匯流排的低 7 位可以作為動態記憶體的重新整理地址。 |
| WAIT | 輸入 | 此訊號用於 CPU 和記憶體單元或 IO 裝置之間的通訊。在訊號處於非活動狀態之前，CPU 會連續進入等待狀態。 |
| CLK | 輸入 | 單相 MOS 電平時鐘 |
更新於： 2019 年 7 月 30 日
2K+ 次檢視
廣告