計算機體系結構中的二進位制加法器-減法器是什麼？

二進位制數的減法可以透過建立被加數位的2的補碼並將其插入到加數位來有效地完成。2的補碼可以透過取1的補碼並在最低有效位對插入1來獲得。

1的補碼可以使用反相器執行，並且可以透過輸入進位將1插入到和中。加法和減法運算可以透過包含每個全加器的異或門合併到一個聯合電路中。圖中演示了一個4位加法器-減法器電路。

模式輸入M控制操作。當M=0時，電路為加法器；當M=1時，電路變為減法器。每個異或門接收輸入M和B的一個輸入。當M=0時，我們有B $\oplus$ 0 = B。

全加器接收B的值，輸入進位為O，電路執行A加B。當M=1時，我們有B $\oplus$ 1 = B' 和C₀ = 1。B輸入全部取反，並且透過輸入進位插入1。

電路執行A加上B的2的補碼。對於無符號數，如果A \geq B，則得到A - B；如果A < B，則得到(B - A)的2的補碼。對於有符號數，結果為A - B，前提是沒有溢位。

Ginni

更新於：2021年7月24日

2K+ 瀏覽量

啟動您的職業生涯

透過完成課程獲得認證

開始學習