程式碼排程用於涵蓋依賴項檢測和解決以及並行最佳化。程式碼排程通常與傳統編譯結合使用。程式碼排程器將一組或一系列可執行指令和強加於其上的優先順序約束（通常以 DAG 的形式）作為輸入。作為輸出，它在每個排程階段都承擔著交付一個不依賴於其他指令的指令的任務，並定義了排程管理精確可用執行時間的最佳選項。傳統的非最佳化編譯器可以被視為包括兩個主要部分。編譯器的前端部分實現 ... 閱讀更多

VLIW 代表超長指令字。它是一種指令集架構，旨在充分利用指令級並行 (ILP) 進行改進的實現。中央處理器允許程式僅按順序確定要執行的指令，而 VLIW 處理器允許程式顯式定義要並行執行的指令。這種設計預先確定了能夠實現更高的效能，而不會像某些多重設計中的那樣複雜。VLIW 方法需要超長指令字來定義每個執行單元必須執行的操作。VLIW 指令的長度是傳統 RISC 指令字長度的 n 倍 ... 閱讀更多

處理器的流水線佈局會影響載入使用延遲。該圖顯示了傳統的 RISC、MIPS 和 CISC 流水線佈局以及相關的載入使用延遲。在傳統的四級 RISC 流水線的情況下，首先，在 D 階段訪問暫存器以獲取地址計算的元件，例如指定的基礎暫存器或索引暫存器的內容。接下來在 E 階段，使用 FX 加法器計算有效（虛擬）地址。在本週期結束時，可以將虛擬地址傳送到 MMU 和/或快取。假設一個高效能快取，資料將 ... 閱讀更多

在本節中，我們關注的是流水線載入/儲存處理（如載入使用延遲）的一個重要效能指標。載入使用延遲的值是載入流水線執行的特徵屬性。較大的載入使用值會嚴重影響處理器效能，尤其是在超標量處理器中。載入使用延遲源於載入使用依賴關係，這是一種 RAW 依賴關係。如果載入指令的結果不能及時由流水線訪問以供後續指令使用，則載入使用依賴關係會導致載入使用延遲。載入使用延遲可以透過統計方式或動態方式處理。如果靜態解析度為 ... 閱讀更多

載入和儲存是頻繁的操作，尤其是在 RISC 程式碼中。在執行 RISC 程式碼時，我們可以預期會遇到大約 25-35% 的載入指令和大約 10% 的儲存指令。因此，有效地執行載入和儲存指令具有重要意義。它可以總結在載入或儲存指令期間必須執行的子任務，如圖所示。讓我們首先考慮載入指令。它的執行始於確定要從中提取資料的有效記憶體地址 (EA)。在這種情況下，與 RISC 處理器一樣，這可以分兩步完成： ... 閱讀更多

FX 流水線可以實現為通用 FX 單元或專用 FX 單元。此外，處理器可以包含一個通用單元或多個通用單元。單個通用 FX 單元所有早期和一些當前設計都使用單個通用 FX 流水線，它是一個如圖所示的單個 FX 單元。此處，“通用”一詞指的是執行處理器所有整數和布林運算的能力。除了 1980 年代早期的流水線處理器之外，i486、IBM Power1 (RS/6000)、R (4000)、HP 7100、DEC α 21064、PowerPC 601 和 Power603 都有一個通用 FX 流水線，因此 ... 閱讀更多

FX 流水線的邏輯佈局首先包括指定 FX 流水線有多少個階段以及在這些階段中要執行哪些任務。設計空間的另一個關鍵方面是 FX 流水線的實現方式。FX 流水線可以從更廣泛和更狹義的角度進行解釋。從更廣泛的意義上講，它涵蓋了指令獲取、解碼、執行以及如果需要寫回的完整任務。在這種情況下，它通常也用於執行 L/S 和分支指令，並被稱為主流水線。從更狹義的角度來看，FX ... 閱讀更多

非流水線處理器的效能以週期時間和指令執行時間為特徵。在流水線執行的情況下，指令處理在流水線中交錯執行，而不是像非流水線處理器那樣順序執行。因此，指令執行時間概念毫無意義，並且流水線處理器的深入效能規範需要三個不同的度量：處理器的週期時間以及指令的延遲和重複率值。週期時間定義了每個階段完成重要操作的可用時間。處理器的週期時間 ... 閱讀更多

流水線指令處理包含兩個關鍵要素，即指令流水線的規範或邏輯佈局和實現。邏輯佈局確定要掌握的任務。它包括要執行的流水線的宣告，以及每個流水線的子任務的詳細規範及其執行順序。在當前處理器中，為每個主要指令類聲明瞭多個流水線。通常，存在獨立的流水線來處理 FX 和邏輯資料（稱為 FX 流水線）、FP 資料（FP 流水線）、載入和儲存（稱為 ... 閱讀更多

流水線定義了處理的時序重疊。在計算中，流水線類似於裝配線，但比裝配線更為空閒，可以用於指令處理，或者更普遍地用於執行任何複雜的操作。它僅能有效地用於同一任務的序列，非常類似於裝配線。流水線包括幾個階段，每個階段對應一個子任務，如圖所示。這些階段透過稱為鎖存器的暫存器彼此解耦。在每個時鐘週期結束時，鎖存器將其輸入門控並將其轉發到相關的階段，在那裡進行所需的運算... 閱讀更多