討論計算機體系結構中的多級中斷？

在多級中斷中，處理器存在多箇中斷引腳。因此，當 CPU 從某些中斷引腳獲取中斷請求時，可以識別中斷。

此圖顯示了多級中斷系統。

現在讓我們討論多級中斷的過程流。當插入外部非同步輸入時，多級中斷的邏輯控制如下 −

• 處理器完成其當前指令。
• 程式計數器的當前內容儲存在堆疊中。
• 程式計數器載入有中斷服務例程的地址。
• 程式執行到達從新程式計數器內容所指的記憶體位置獲取的指令。
• 執行中斷程式，直至執行返回指令。
• 一旦 RET 指令從堆疊中獲取舊地址，它便將該地址放回程式計數器。這允許中斷程式繼續執行在其中斷後緊跟的指令。

Ginni

更新於：2021 年 7 月 27 日

1K+ 次瀏覽

職業生涯起航

完成課程即可獲取證書

開始學習